nand flash读写擦 flash原理-擦读写-过擦-常见问题汇总

发布时间 : 2025-03-17

作者 : 小编

访问数量 : 23

扫码分享至微信

flash原理-擦读写-过擦-常见问题汇总

分类

存储介质种类

存储器是用来存储程序和数据的部件，对于计算机来说，有了存储器，才有记忆功能，才能保证正常工作。存储器的种类很多，按其用途可分为主存储器和辅助存储器，主存储器又称内存储器（简称内存），辅助存储器又称外存储器（简称外存）

易失性存储介质 - RAM

可以随时从任何一个指定的地址写入（存入）或读出（取出）信息。RAM中存储的信息在断电后均会丢失（除去FRAM）

· SRAM

· FDRM

· FRAM

非易失性存储介质 - ROM

· EPROM利用紫外线可以擦除数据，实现反复的

· EEPROM带电可擦可编程只读存储器，是用户可更改的只读存储器

着重讲NOR-FLASH与NAND-FLASH

差别如下：

● NOR的读速度比NAND稍快一些。 ● NAND的写入速度比NOR快很多。 ● NAND的4ms擦除速度远比NOR的5ms快。 ● 大多数写入操作需要先进行擦除操作。 ● NAND的擦除单元更小,相应的擦除电路更少。

NOR-FLASH 基本结构

基本单位是 MOSFET（晶体场效应管）

· FloatingGate：浮置栅极。

· DRAIN：排水沟。

· p-well：硅基。

· GATE

一页是附加在单个字行上的位行集合。一个字行可以包含一个或多个页面。一个页面通常由256或512字节的内存(2048或4096位)组成。硅的制造要求所有的记忆细胞都建立在一个共同的基础上，称为基板。为了使存储操作更易于管理，在衬底中注入了一系列p井。这些p井相互之间是电绝缘的，称为普通p井，如图中所示图3。存储单元阵列嵌入到普通的p孔中。每个p-井都有自己的el

擦

擦除操作通过被称为"福勒-诺德海姆隧道"的过程进行。一个高的，正电压(大约+8 V)应用到普通的p井，吸引困住的电荷在MOSFET的浮动栅内。同时，一个高的负电压(- 10v)被施加到 MOSFET的栅极，它排斥被捕获的负电荷。的来源和流失 MOSFET没有连接(见图8)。这两个电压叠加在一起，形成一个巨大的电场，使电子"隧道"穿过氧化物屏障。通过这个过程，浮栅的电子被耗尽，从而降低了它们的阈值电压。如果观察单个细胞水平(通常在nA范围内)，电流是微小的。由于电流非常小，电场必须维持很长时间才能提取足够数量的电子，使得擦除操作相对缓慢。

读

当浮动栅中没有电子时，Gate和Source两端的电压远小于VTREF，Drain和Source 之间可以产生电流当浮动栅中有电子时，Gate和Source两端的电压大于VTREF，Drain和Source之间就不能尝试电流V

写

程序操作是基于物理过程称为"热电子注入"。大门 MOSFET连接到一个大的正电压(+ 9v)。同时漏极正偏置到大约+ 4v，导致电子从源流向漏极。电子，从源极到漏极，从正偏压浮栅下面通过，如图7所示。由于施加在栅极上的强正电场，一些电子被"拉入"浮动栅极。一旦进入，这些电子就不再有逃逸所需的能量

潜在风险

浮动栅存储电子的能力就逐渐减弱，Erase margin 和 Program margin的区别会越来越小，当两者相交时，就会造成存储的数据错乱。

外加高温等物理环境可以放大漏极电流等因素的影响

过擦问题

擦除的实际动作分成三个步骤

为了可靠的操作（在编程单元和擦除单元之间有一个裕度），以确保在长时间的使用中，电荷不会从"0"翻转到"1"。集成内存控制器执行迭代算法，确保每次程序和擦除之间电压有足够的边距。实际上的擦除动作有Pre-Program -> Erase Phase --> Recovery Phase；那么在这个三步操作过程中如果出现异常断电、程序异常打断擦除过程就可能会使得FLASH存在不确定的状态，出现过擦问题

德明利：专注于集成电路设计及商业化应用，未来将加快嵌入式存储与高性能产品领域的研发与创新

金融界10月13日消息，德明利在互动平台表示，公司一直专注于集成电路的设计及商业化应用，聚焦闪存主控芯片+固件方案，构建核心技术平台，涵盖了芯片设计、固件方案与算法、产品设计与测试等。核心技术具体包括了闪存管理算法专用协处理器技术、低功耗设计方法和流程、NAND Flash 重配置技术、NAND Flash 随机碎片利用技术、NAND Flash擦写均衡技术、矩阵式高速ECC纠错算法技术等。基于核心技术平台，公司近年快速积累了高可靠性SSD产品所需的固件、设计及测试技术，未来将加快嵌入式存储与高性能产品领域的研发与创新。

本文源自金融界AI电报