nand flash与3d nand 浅谈3D-NAND，QLC和SCM介质技术和新产品-快讯-上海羊羽卓进出口贸易有限公司

nand flash与3d nand 浅谈3D-NAND，QLC和SCM介质技术和新产品

发布时间 : 2024-11-24

作者 : 小编

访问数量 : 23

扫码分享至微信

浅谈3D-NAND、QLC和SCM介质技术和新产品

Hardy 架构师技术联盟

NAND Flash技术的发展完全沿着技术演进、商业价值和需求匹配的车辙在不断行驶。诸如SRAM，DRAM，EEPROM等 产品和技术。在每个存储器单元存储一位的二进制数据的NAND Flash 技术被称为单级单元(SLC)。但是由于SLC在容量和价格等原因，促使MLC、eMLC及TLC这三种闪存颗粒 迅速发展起来，关于Flash颗粒介绍请参考文章“闪存技术最全面解析”。

NAND Flash在应用普及和全面替换HDD遇到最直接的一个问题还是价格，从SLC、MLC到TLC一直才寻求价格的平衡点，尽管TLC能够解决SSD容量瓶颈，却还是不能完全解决SSD价格的难题。大容量SSD仍旧昂贵，小容量SSD+大容量便宜HDD的混合存储解决方案也层出不穷，但在体验上终究没有单纯大容量SSD来得好。目前来看，TLC还是相对来说在性能和价格方面平衡不错的方案，再说随着容量的增加、技术的改善，TLC闪存的擦写次数逐渐等到优化，也并没有想象中那么容易失效。

结合实际应用发现，SSD在处理数据写入时，每次都写到新的物理地址，从而使得所有的闪存物理空间被均匀使用。假设一块600GB的SSD，其闪存介质写次数为1万次，那么该SSD可以写入的数据总量达到6PB(600GB*10000)；在实际企业级环境中的硬盘，整个生命周期的写入数据总量远小于200TB，这意味着这块600GB的SSD使用10年以上。

技术永远无法脱离实际应用，TLC颗粒在3D-NAND Flash的产品应用非常广泛，先后出现了32，64，72，96层的基于TLC的3D NAND Flash产品 ，起初这些TLC产品只要应用在消费级产品，但目前很多存储厂商已经把TLC颗粒引入企业级存储产品。下面我们看看主流3D-NAND Flash厂商(三星、东芝、WD和SK Hynix 四大厂商)的新产品和动态。

东芝(Toshiba)携手SanDisk 研发出全球首款采用堆栈 96 层制程技术的TLC 3D NAND Flash 产品，且已完成产品试作。该款堆栈 96 层的 3D NAND试制品单颗芯片容量为 256Gb(32GB)，预计于 2017 年下半年送样、2018 年开始进行量产，主要用来抢攻数据中心用 SSD和PC桌面SSD等市场。

三星在 3D NAND Flash一直处于领先地位，在去年就发布64 层 3D NAND 。但前不久SK Hynix 推出第四代 72 层的 3D NAND 进入量产，主要用于行动设备，并已交货给客户。韩国对3D NAND Flash技术和市场的控制力是不容忽视的。

Intel发布了新一代SATA SSD 545s产品 ，采用64层堆叠闪存的SSD取代去年的SSD 540s，当时Intel自己的3D堆叠闪存技术还不成熟，所以采用了SK海力士的16nm TLC和慧荣主控SM2258。SSD 545s采用的是Intel第二代3D TLC闪存颗粒(Intel的第一代3D闪存是32层堆叠)，64层堆叠设计，具有浮动栅极存储单元，单颗容量256Gb(32GB)。SSD 545s的主控采用了升级版慧荣主控SM2259，加入了对端到端数据保护和ECC的支持(主控SRAM和外部DRAM均有)，同时搭配Intel定制固件 。支持每天0.3次全盘写入，终生写入量288TB。

为了延长SSD磨损寿命，多数厂商提供容量超配 。例如一块100GB容量的SSD，其内部的闪存颗粒的物理容量是大于100GB，企业级SSD一般可以达到128G或者更多，超出的那部分就被称为冗余。或者采用较好的部件，如更好的颗粒、更好的控制芯片 ，提供强力的LDPC纠错算法等 ，但是SSD寿命并非单纯取决于闪存的类型，而是多个因素综合作用的结果。

闪存介质中，保存数据的基本单元被称为Cell。每个Cell通过注入、释放电子来记录不同的数据。电子在Cell中进出，会对Cell产生磨损；随着磨损程度的增加 ，Cell中的电子出现逃逸的概率会不断增加，进而导致Cell所保存的数据出现跳变。例如某个Cell最开始保存的二进制数据是10，一段时间后再读取该Cell，二进制数据可能就变成了11。因为闪存中保存的数据有一定的概率出现跳变，因此需要配合ECC算法(Error Correcting Code)来使用，SSD内部需要有ECC引擎进行数据检错和纠错 。

写入SSD颗粒数据时，ECC引擎基于原始数据计算出冗余数据，并将原始数据和冗余数据同时保存 。从SSD读取数据时，原始数据和冗余数据一并被读出，并通过ECC引擎检查错误并纠正错误，最终得到正确的原始数据。

闪存所保存的数据出现跳变的数量，随着擦写次数的增加而增加 。当擦写次数达到一定的阈值后，闪存中保存的数据出现跳变的数量会增大到ECC引擎无法纠正的程度，进而导致数据无法被读出。这个阈值就是闪存的最大擦写次数 。

在SSD领域，当前标准的ECC算法是BCH算法(以三位作者的名字首字母命名)，可以满足绝大多数SSD的纠错需求。大多数产品中，闪存介质所宣称的最大擦写次数，就是基于BCH算法来给出 的，但是BCH算法的纠错数据位比较有限，所以目前纠错能力更强的算法也被应用，如LDPC(Low Density Parity Check Code) 是一个纠错能力很强的算法，可以纠正更多的数据跳变。

SLC、MLC及TLC这三种闪存芯片，大家都很清楚，但接下来QLC闪存芯片要开启它的逆袭之路，而东芝和西数已经率先做出表率 ，目前主要针对智能型手机(如iPhone等)、平板计算机和记忆卡市场。

东芝今后也计划推出采用堆栈 96 层制程技术的 512Gb(64GB)3D NAND 产品以及采用全球首见的QLC(Quad-Level Cell)技术的 3D NAND 产品 。该款QLC试作品为采用堆栈 64 层制程技术，实现业界最大容量的 768Gb(96GB)产品，已经提供给 SSD 厂、控制器厂进行研发使用。

西数全球首发了96层堆栈的3D NAND闪存，其使用的是新一代BiCS 4技术(预计下半年出样，2018年开始量产)，除了TLC类型外，其还会支持QLC ，这个意义是重大的。西数已经用实际行动表明会支持QLC，而接下来三星、Intel、SK Hynix等厂商也势必会跟进(目前还没有正式公布QLC的进展)，为何厂商会跟进可靠性、寿命比TLC还差的QLC 。

目前来看，QLC闪存单位存储密度是TLC的2倍，单颗芯片可达到256GB甚至512GB。但是QLC闪存的电压更难控制，写入速度更低，可靠、稳定性及寿命比TLC更差。个人觉得主要的原因是成本和闪存对寿命SSD的不断优化，随着SSD控制对QLC技术优化，也有理由相信QLC跟TLC走同样的路，也有可能被用在企业产品 。

从长远来看，能不能将SSD的价格拉下来，我个人对QLC是寄予厚望的，但具体时间目前却无法预知，从TLC到QLC的技术过度 需要时间，需要双倍的精度才能确保足够高的稳定性、寿命和性能。如果参考TLC的历程，价格优势更难在短期内体现出来，QLC大批量上市并且明显带动降价节奏的时间也是我所期待的。

对于存储介质的未来除了NAND Flash外，还要有很多技术值得期待。 SCM( Storage -Class-Memory)产品已经出现在大众视野 ，如美光、英特尔自2016年开始量产的3D-Xpoint ，威腾、东芝合作开发的3D-ReRAM 。SCM的读写速度是3D-NAND的千倍，但在产品测试结果显示只有几十倍，这也说明SCM在读写性能上还有较大的提升空间值得期待。然而3D-NAND+类DRAM混合型的4D-NAND集前端高速度DRAM和后端低价大容量的3D-NAND于一身，也将会在容量和性能中找到一个很好的折中点。

两大存储巨头眼里的3D NAND FLASH未来

来源：内容由半导体行业观察（ID：icbank）编译自tomshardware，谢谢。

5月15日至18日，半导体存储器国际会议International Memory Workshop 2022（IMW2022）在德国德累斯顿隆重召开。在本届会议中，共收取了论文43篇，接受口头报告16篇，但其接受率为37%。这些论文设计的范围包括Flash 、EEPROM、MRAM 、RRAM 为 11%，PCM、Special Technology 和NVM应用。

在这里，我们来总结一下本届会议上存储巨头的一些观点和看法。

美光：3D NAND继续往多层次发展

从2016年左右开始，因为二维设计不能满足其不断增加的小型化需求，NAND Flash走向了三维。之后，为了提高内存密度，各家公司都在认真增加三维堆栈的数量。例如，美光比其他任何厂商都更早地开始生产 32 层、64 层、96 层、128 层和 176 层。

此外，在 2022 年 5 月 13 日，就在 IMW2022 召开之前，有消息称美光将从 2022 年下半年开始生产 232 层 3D NAND。这个 232 层的 3D NAND 是一个 116 层NAND的两层堆栈。采用了所谓的CMOS Under Array（CUA）结构，在存储器阵列的底部形成CMOS电路。

虽然增加堆栈数量以提高 3D NAND 的存储密度的方法很简单，但存在很多问题，例如打开高纵横比（AR）的存储孔并将其嵌入。因此，美光提出通过在平面方向，即XY方向上对存储单元进行缩放，以及依靠堆叠层数的增加来提高存储密度。

下午是存储单元阵列的平面图。一个称为柱子的小圆圈上下贯穿阵列堆栈。围绕柱子的字线 (WL) 充当存储器件的栅极。即柱与WL的交叉点形成存储装置的存储单元。该单元以不同的阈值电压 (Vt) 水平存储二进制数据。

WL之间的间隙称为狭缝，这是形成存储单元阵列所必需的结构。这是因为在 3D NAND 中，牺牲 WL 材料的去除和金属栅极的形成是通过狭缝进行的。

对于具有这种结构的存储单元，有两种 XY 缩放方法。一是减小狭缝宽度，二是密集排列柱子。这种方法称为支柱间距缩放。

从上图还可以看到，当狭缝之间的柱的数量增加到4柱、9柱、14柱和24柱时的存储单元的平面图。当狭缝之间的柱子数量超过 14 时，缩放收益开始减少。因此，可以看出，一味地进行柱间距缩放是不够的。

因此我们可以得出结论，有两种方法可以提高 3D NAND 的存储密度。一种是在垂直方向上堆叠存储单元。另一种是在XY方向上缩放存储单元。

前者对高AR孔的加工和上下级孔的对位难度逐年增加。而后者则是缓解存储器单元在垂直方向的指数堆叠的利器。

但是，如果继续XY方向的微细化，则CMOS的小型化将继续，例如，可以将FinFET用于晶体管，或者可以将EUV应用于精细布线。这些不能轻易采用，因为它们会导致内存成本飙升。

因此，当在 XY 方向缩放时，有必要想办法减少每比特的 CMOS 电路，以避免使用 FinFET 和 EUV 等昂贵的工艺。

综上所述，垂直堆叠、XY方向缩放、CMOS电路每比特减少这三种方法对于未来3D NAND的高密度化具有重要意义。

铠侠：液氮温度下的3D NAND演示实验

数据中心发热已成为全球性问题。因此，出现了浸入式服务器。这也就是我对 Kioxia 的公告感到惊讶的原因，因为他们通过将 3D NAND 浸入绝对温度为 77K 的液氮中来展示其操作。

铠侠在 2019 年的 IEDM 上报告称，它通过将 3D NAND 存储单元分成两部分来运行 5 位/单元（Penta Level Cell (PLC)）。2021 年 12 月，铠侠在 IEEE Journal on Exploratory Solid-State Computational Devices and Circuits上通过将 3D NAND 浸入液氮中成功实现了 6 位/单元操作，并已经完成相关操作。

这一次，铠侠的目标是通过将3D NAND浸入液氮中，并将3D NAND的沟道从多晶硅改为单晶硅，进一步提高价值。下图左侧显示了本次使用的单晶硅沟道的3D NAND结构，下图右侧则显示了实验设置。

首先，3D NAND的读取噪声结果如图所示。如果将多晶硅沟道在室温300K的读取噪声标准化为“1”，只需将其浸入77K的液氮中即可将噪声降低至70%，室温300K时噪声为60%在单晶通道中，当单晶沟道浸入液氮77K时，噪声降低到40%以下。

接着，数据保持特性的实验结果如图所示。发现在 77K 的液氮温度下，由于电荷损失导致的 Vth 偏移小于在 300K 的室温下。还发现多晶硅和单晶硅在液氮温度为 77 K 时没有区别。

然后，将单晶沟道的3D NAND浸入液氮中运行，成功实现7bit/cell。

铠侠将5-bit/cell称之为Penta Level Cell (PLC)。6 位/单元会是 Hexa Level Cel (HLC) 吗？而7 bits/cell就是Hepta Level Cell (HLC)，但是缩写是6 bits/cell和7 bits/cell是一样的。我们应该如何区分？

就算能做到 7 bits/cell，但用液氮冷却 3D NAND 可能成本会很高（我也是这么认为的）。为此，铠侠对成本进行了估算，如图所示。