nand电路设计时光机——前苏联火箭“联盟号”的时钟芯片设计-行情-上海羊羽卓进出口贸易有限公司

nand电路设计时光机——前苏联火箭“联盟号”的时钟芯片设计

发布时间 : 2024-10-10

作者 : 小编

访问数量 : 23

扫码分享至微信

时光机——前苏联火箭“联盟号”的时钟芯片设计

二战后冷战时期，以西方国家为代表的美国和以东方为主的苏联，对太空开发展开了激烈的竞争。现在让我们拆解苏联用于载人登月火箭“联盟号”的时钟，看看其内部电路板结构及老式的苏联TTL逻辑集成电路

这是时钟实际上是从联盟号上取下来的。上部LED显示屏显示时间，下部LED显示屏显示秒表，其功能结构非常复杂。

打开了时钟板。集成电路 由直接安装在印刷电路板 上的芯片组成。

时钟芯片使用20世纪70年代和90年代常用的TTL 电路。取下金属盖时，看到一个小硅芯片 ，引线粘接 被焊接到上面。

当用显微镜放大硅芯片时，它看起来像这样：粉红色和紫色的部分是硅，白色的部分是导线。

该芯片名为“134ЛА8”，于1984年制造。在开发这种芯片时，苏联在开发集成电路方面落后于美国约九年。因此，苏联经常复制西方的集成电路，但据说苏联独立设计了134ЛА8。

134ЛА8 具有四个集电极开放式 NAND 门。集电极开路是一种通过使用晶体管 作为开关来操作电位的方法。晶体管由三个称为“基极”、“集电极”和“发射极”的端子组成，通过流经基极的电流来控制集电极和发射极之间的电流。通常，晶体管被拉动 以稳定输出。同时用完电阻器 。该芯片有一个用于晶体振荡器 的电路和两个用于转换的电路。

如果用显微镜放大硅芯片，可以看到它的成分。半导体有两种类型：N型半导体 和P型半导体 ，每种都含有不同的元素作为杂质，并且各自具有不同的电气特性。该图像是电阻器的放大图。绿色部分是N型半导体，红色部分是P型半导体。电阻值是通过调整高电阻混合杂质的红色部分半导体的长度来调整的。

134ЛА8采用NPN 型晶体管，基极使用P型半导体，集电极和发射极使用N型半导体。电流通过使电流通过基极P型半导体在集电极和发射极之间流动的机制。

用于外部输出的晶体管产生外部信号，因此电流比其他晶体管高得多。因此，Ken说，尺寸比其他晶体管大。该图显示了一个134ЛА8外部输出晶体管，其发射极和集电极端子比以前的晶体管更大。

这是一个电路图，显示了已实现的NAND电路之一。如果至少一个输入为0，晶体管Q3将关闭。此时，输出侧的电流处于“开路”状态，无处可去，并在集电极开路处输出1。如果两个输入均为1，则晶体管Q1、Q2和Q3的开关导通，输出侧的电流流向GND，因此电路在集电极开路处输出0。

用显微镜拍摄实际电路时，它看起来像这样。NAND电路是通过充分利用晶体管来实现的。

这个苏联芯片设计很简单，可以很容易地跟踪电路。而今天最新的芯片包含数十亿个晶体管，并具有许多功能。您无法直观地理解芯片的内容。

4D闪存+176层，SK Hynix做到了

继美光之后，SK海力士宣布完成了业内首款多堆栈176层4D闪存的研发，容量512GB/64GB，TLC。SK海力士透露，闪存单元架构为CTF（电荷捕获），同时集成了PUC技术。公司将样品提供给controller公司去制作解决方案产品

海力士一直在推广96层NAND Flash产品中的4D技术，该产品将电荷阱闪存(CTF)与高集成度Peri相结合，并采用单元(PUC)技术。新的176层NAND闪存是第三代4D产品，从制造上来说，其能够确保业内最佳的每片晶圆产出。与上一代相比，除了容量增加35%，它采用2分裂单元阵列选择技术后，单元的读取速度比上一代提高了20%，在不增加进程数量的情况下，采用加速技术的数据传输速度也提高了33%，达到1.6Gbps。

对于移动解决方案产品，最大读取速提高了70%，最大写入速提高了35%，SK海力士计划在明年年中发布消费者和企业SSD，从而扩大产品的应用市场。

从技术层面来讲，NAND闪存层数的增加，会导致电池电流减少，沟道孔扭曲，以及由于双叠层未对准而引起的单元分布恶化。SK海力士通过采用创新技术，如单元层间高度降低、层变量定时控制和超精密对准，克服了这些挑战，并开发了行业顶级176层NAND闪存。

SK海力士还计划通过在176层4D NAND的基础上开发双倍密度的1Tb产品，以不断增强其在NAND闪存业务上的竞争力。

根据市场情报提供商Omdia的数据，NAND闪存市场预计将从2020年的4318亿GB扩大到2024年的1.366万亿GB，复合年增长率为33.4%。

4D NAND

2018年SK海力士推出96层512Gb的基于CTF(Charge Trap Flash, 电荷捕获型闪存)的4D NAND闪存。这款产品基于TLC（Triple-Level Cell，三层单元）阵列，采用3D CTF设计和PUC（Peri. Under Cell）技术。这是SK海力士在业内首次将3D CTF与PUC相结合，这与结合3D浮栅与PUC的方式不同。其结果，前者获得了业界最好的性能和生产效率。公司将该产品命名为“基于CTF的4D NAND闪存”，以区别于当前的3D NAND闪存技术。

电荷阱闪光灯(CTF)

与浮栅将电荷存储在导体中不同，CTF将电荷存储在绝缘体中，消除了电池之间的干扰，提高了读写性能，同时与浮栅技术相比，减少了单位电池面积。在CTF架构中，没有浮栅，数据被临时存放在闪存内由氮化硅成的非传导层，也就是所谓的保持室（Holding Chamber）中，从而可以获得更高等级的可靠性与更好的存储电路的控性。大多数3D NAND公司正在采用CTF。

PUC技术

这是一种通过在电池阵列下放置外围电路而使生产效率最大化的技术。那SK海力士的4D NAND与竞争“对手”3D NAND的区别是什么呢？SK海力士称其结合了自身CTF设计与Periphery Under Cell（PUC）技术。简单来说，3D闪存由阵列和外围电路两个主要组件组成。与传统3D NAND相同，SK海力士的阵列是垂直堆叠的层用于存储数据，而外围电路排列在单元边缘。由电路控制阵列，但随着NAND层的增加，它就会消耗芯片空间，增加复杂性与尺寸大小，由此增加产品的最终成本。

为了解决这一问题，SK海力士的4D NAND采用了PUC设计，将外围电路放置在阵列之下而不是围绕，来提高存储密度，同时降低成本。然而，这与英特尔和美光首次推出第一代3D闪存设计相同，那边称之为“CMOS under Array”（CuA）。并且，三星也已经宣布其将来会转向CuA型设计，因此这绝不能算是新技术了。

2分单元阵列选择技术（2-division cell array selection technology）

字线在NAND闪存电路中向电池施加电压。层数越多，字线越薄，就会降低细胞的高度，对字线的电阻越大，就会影响速度。通过将连接字线的电池与现有的电池相比分成两部分，可以降低电阻，从而缩短施加电压的时间，提高读取速度。

电池层间高度降低技术

随着层数的增加，通过钻孔形成存储单元就会变得困难。这导致电阻增加，电流减少，难以保证性能和可靠性。为此，这就需要尽可能降低单元间层的高度，但这会增加单元间的干扰和缺陷率。电池层间高度降低技术不仅大幅降低了176层的电池层间高度，而且通过相关工艺和设计技术确保了具有竞争力的性能/可靠性。

层变定时控制技术

增加层数和降低层高往往会导致通道孔扭曲和单元散射恶化，从而降低每一层的性能和可靠性。该技术根据每层的特性调整施加电压的数量和时间，以保持均匀的电池特性，提高了性能和可靠性。

超精密定位技术

由于随着层数的增加，不可能一次钻出用于单元形成的孔，所以使用两次钻出孔的双堆叠工艺。双堆叠技术的核心是使堆叠误差最小化。如果堆栈没有正确对齐，将导致堆栈之间的电流流动不顺畅，并发生恶化，降低成品率、性能和可靠性。SK海力士自2017年推出72层的产品以来，就一直在使用双堆叠技术，对176层产品进行了改进，并基于自身的专业知识，实时自动校正孔的位置和尺寸。

存储厂商们各自努力，176层顶峰见实力

在全球NAND市场份额中，虽然美光排在第七位，但是在堆叠能力方面，美光却毫不逊色。美光是第一家发布176层3D NAND的存储厂商，其第五代3D NAND闪存是176层构造，这也是自美光与英特尔的存储器合作解散以来推出的第二代产品。2020年11月9日，美光宣布将批量发售世界上第一个176层3D NAND。

据美光官网介绍，该176层NAND采用了独特的技术，替换门架构将电荷陷阱与CMOS阵列下（CuA）设计相结合，与同类最佳竞争产品相比，其die尺寸减小了约30％。

三星电子作为全球NAND领导者，占有33.8％的市场份额，如果三星想在很长一段时间内保持这一头把交椅，就必须始终走在前面。三星电子计划在2021年上半年大规模生产具有170层或更多层的第七代V-NAND闪存，并将使用字符串堆叠方法，结合两个88L模具，新芯片还将采用“双栈”技术。行业观察家表示，由于三星电子改变了其堆叠方法，该产品的发布已被推迟。

铠侠也没闲着，值得一提的是，NAND闪存由东芝于1987年首次提出的。今年10月，铠侠表示，铠侠将在日本中部三重县的四日市工厂内建立一个新的1万亿日元（95亿美元）工厂，以提高其尖端NAND闪存的产量，因为他们的目标是满足5G增长推动的不断增长的需求网络。这项投资将与美国合作伙伴Western Digital进行。该工厂将从明年春季开始分两个阶段进行建设。这家占地40，000平方米的工厂将是铠侠最大的工厂。

英特尔也谈到了他们的3D NAND技术。早在2019年9月于韩国首尔举行的英特尔存储日上，英特尔宣布他们将跳过业界大多数人正在开发的128层NAND闪存节点，并将直接跳到144层。

西部数据于今年1月份宣布，它已经成功开发了其第五代3D NAND技术BiCS5，BiCS5设计使用112层，而BiCS4使用96层。

长江存储进步非凡，他们坚持创新发展，走差异化的路线，于2018年7月正式推出自家的独门绝技Xtacking®架构。传统3D NAND架构中，外围电路约占芯片面积的20~30%，降低了芯片的存储密度。随着3D NAND技术堆叠到128层甚至更高，外围电路可能会占到芯片整体面积的50%以上。Xtacking®技术将外围电路置于存储单元之上，从而实现比传统3D NAND更高的存储密度。2020年4月，长江存储抢先推出了128层QLC 3D NAND闪存芯片X2-6070。目前长江存储的技术已经处于全球一流的水准，下一步就是解决产能的问题。

时光机——前苏联火箭“联盟号”的时钟芯片设计

4D闪存+176层，SK Hynix做到了

关于我们

产品中心

服务与支持