nand flash 结构原理 NAND Flash浮栅晶体管的结构，工作原理及其局限性-行情-上海羊羽卓进出口贸易有限公司

nand flash 结构原理 NAND Flash浮栅晶体管的结构，工作原理及其局限性

发布时间 : 2024-10-11

作者 : 小编

访问数量 : 23

扫码分享至微信

NAND Flash浮栅晶体管的结构、工作原理及其局限性

作为最为常见的存储芯片，NAND Flash已经被广泛采用，特别是在消费类电子产品当中，因此，在其存储密度不断提升的同时，成本也越来越敏感。由于Flash闪存的成本取决于其芯片面积，如果可以在同一区域存储更多数据，Flash将更具成本效益。NAND闪存主要有三种类型：Single Level Cell（SLC），Multi Level Cell（MLC）和Triple Level Cell（TLC）。顾名思义，TLC Flash在与MLC相同的区域中存储的数据更多，同理，MLC存储的数据多于SLC。另一种类型的NAND闪存称为3D NAND或V-NAND（垂直NAND），其通过在同一晶片上垂直堆叠多层存储器单元，这种类型的闪存实现了更大的密度。 浮栅晶体管 闪存将信息存储在由浮栅晶体管组成的存储单元中。为了更好地理解不同类型的NAND闪存，让我们来看看浮栅晶体管的结构、工作原理及其局限性。浮栅晶体管或浮栅MOSFET（FGMOS）非常类似于常规MOSFET，区别在于它在栅极和沟道之间具有额外的电绝缘浮栅。由于浮栅是电隔离的，所以即使在去除电压之后，到达栅极的电子也会被捕获。这就是闪存非易失性的原理所在。与具有固定阈值电压的常规MOSFET不同，FGMOS的阈值电压取决于存储在浮栅中的电荷量，电荷越多，阈值电压越高。与常规MOSFET类似，当施加到控制栅极的电压高于阈值电压时，FGMOS开始导通。因此，通过测量其阈值电压并将其与固定电压电平进行比较来识别存储在FGMOS中的信息，被称为闪存中的读操作。可以使用两种方法将电子放置在浮动栅极中：Fowler-Nordheim隧穿或热载流子注入。对于Fowler-Nordheim隧穿，在带负电的源极和带正电的控制栅极之间施加强电场。这使得来自源极的电子隧穿穿过薄氧化层并到达浮栅。隧穿所需的电压取决于隧道氧化层的厚度。利用热载流子注入，高电流通过沟道，为电子提供足够的能量以穿过氧化物层并到达浮动栅极。通过在控制栅极上施加强负电压并在源极和漏极端子上施加强正电压，使用福勒 - 诺德海姆隧道效应可以从浮栅移除电子。这将导致被捕获的电子通过薄氧化层回到隧道。在闪存中，将电子放置在浮动栅极中被认为是编程/写入操作，去除电子被认为是擦除操作。隧道工艺有一个主要缺点：它会逐渐损坏氧化层。这被称为闪存中的磨损。每次对单元进行编程或擦除时，一些电子都会卡在氧化层中，从而磨损氧化层。一旦氧化层达到不再能够在编程和擦除状态之间进行可靠性区分的点，则该单元被认为是坏的。由于读取操作不需要隧穿，因此它们不会将单元磨掉。这就是为什么闪存的寿命表示为它可以支持的编程/擦除（P / E）周期的数量。SLC闪存 在SLC闪存中，每个存储单元仅存储一位信息：逻辑0或逻辑1.单元的阈值电压与单个电压电平进行比较，如果电压高于电平，则该位被视为逻辑0。反之则为逻辑1。由于只有两个级别，因此两个级别之间的电压裕度可能非常高。这使得读取单元格更容易，更快捷。原始误码率（RBER）也很低，因为由于较大的电压余量，在读取操作期间泄漏或干扰的影响较小。低RBER还减少了给定数据块所需的ECC位数。大电压裕量的另一个优点是磨损的影响相对较小，因为微小的电荷泄漏具有相对较低的影响。每个逻辑电平的更宽分布有助于以更低的电压对单元进行编程或擦除，这进一步增加了单元的耐久性，进而增加了寿命，即P / E循环的数量。同时也有一个缺点，就是与在相同芯片区域中存储更多数据的其他类型的Flash相比，每个单元的成本更高。SLC闪存通常用于对成本不敏感且需要高可靠性和耐用性的场合，例如需要大量P / E循环次数的工业和企业应用。MLC闪存 在MLC闪存中，每个存储器单元存储两位信息，即00,01,10和11，在这种情况下，阈值电压与三个电平进行比较（总共4个电压带）。通过更多级别进行比较，读取操作需要更加精确，与SLC Flash相比，读取速度更慢。由于较低的电压余量，原始误码率（RBER）也相对较高，并且给定数据块需要更多的ECC比特。现在磨损的影响更为显着，因为与SLC闪存相比，任何电荷泄漏都会产生更大的相对影响，从而减少寿命（P / E循环次数）。由于需要仔细编程以将电荷存储在每个逻辑电平所需的紧密窗口内，因此编程操作也要慢得多。其主要优点是每比特成本更低，比SLC闪存低2~4倍。MLC闪存通常用于成本更敏感的应用，例如消费电子或游戏系统，其性能、可靠性和耐用性不是那么关键，并且所需的P / E循环次数相对较低。企业级多单元（eMLC）闪存 MLC闪存的低可靠性和耐用性使它们不适合企业应用，而低成本是一个驱动因素。为了带来更低成本的优势，闪存制造商创建了一种优化级别的MLC闪存，具有更高的可靠性和耐用性，称为eMLC。eMLC中的数据密度通常会降低，从而提供更好的电压余量以提高可靠性。较慢的擦除和编程循环通常用于减少磨损的影响并提高耐用性。还有许多其他技术可以提高eMLC的可靠性和耐用性，这些技术因制造商而异。TLC闪存 在TLC Flash中，每个存储器单元存储3位信息。现在将阈值电压与7个电平（总共8个电压带）进行比较。与SLC Flash相比，TLC的读取操作需要高度精确且速度慢。原始误码率也很高，增加了对给定数据块的更多ECC位的需求。磨损的影响也被放大，大大减少了寿命（P / E循环次数）。编程操作也较慢，因为电压需要精确以将电荷存储在每个逻辑电平所需的窗口内。 TLC的优势在于每比特的最低成本，与SLC或MLC闪存相比要低得多。TLC闪存用于高成本敏感型应用，对P / E循环的需求较少，例如消费类应用。SLC，MLC，eMLC和TLC的比较 表1给出了假设类似光刻工艺的不同类型闪存的主要参数的比较。这些值仅表示比较性能，并且就特定存储器产品而言可能不准确。

表1：每种不同类型Flash的主要参数的比较。 * ECC位数取决于制程节点; 较小的制程节点需要更多的ECC位。 3D NAND Flash 上面讨论的所有不同的闪存都是二维的，意味着存储单元仅布置在芯片的XY平面中。使用2D闪存技术，在同一晶圆中实现更高密度的唯一方法是缩小制程工艺节点。其缺点是，对于较小的节点，NAND闪存中的错误更为频繁。另外，可以使用的最小制程工艺节点存在限制。为了提高存储密度，制造商开发了3D NAND或V-NAND（垂直NAND）技术，该技术将Z平面中的存储单元堆叠在同一晶圆上。以这种方式构建有助于为相同的芯片区域实现高位密度。在3D NAND闪存中，存储器单元作为垂直串连接而不是2D NAND中的水平串。第一批3D Flash产品有24层。随着该技术的进步，已经制造出32,48,64甚至96层3D闪存。3D闪存的优势在于同一区域中的存储单元数量明显更多。这也使制造商能够使用更大的制程工艺节点来制造更可靠的闪存。 3D Flash的另一个主要技术转变是使用电荷阱Flash而不是浮栅晶体管。除了用氮化硅膜代替浮栅之外，电荷阱在结构上类似于FGMOS。注意，由于大规模制造的困难，电荷阱在市场上没有被广泛使用。由于难以制造浮栅晶体管的垂直串以及电荷阱的其他固有优点，已经采用电荷阱技术用于3D闪存。与FGMOS相比，基于电荷阱的存储器有许多优点。可以在较低电压下编程和擦除基于电荷阱的存储器，从而提高耐用性。由于捕获层（氮化物）是绝缘层，电荷不会泄漏，从而提高了可靠性。由于电荷不会从电荷阱的一侧流到另一侧，因此可以在同一阱层存储多于一位的电荷。赛普拉斯（前Spansion）在NOR闪存中有效地利用了这种功能，称为MirrorBit技术，将两位数据存储在一个类似于MLC闪存的单个存储单元中。未来的趋势 所有主要的闪存制造商都积极致力于开发不同的方法，以降低每比特闪存的成本，同时正在积极研究增加3D NAND Flash中垂直层的数量。虽然15nm似乎是目前NAND闪存中最小的成功节点，但Flash的光刻节点的缩小仍在继续。将MLC和TLC技术与3D NAND闪存相结合的方法也正在积极探索当中，许多制造商已经看到了成功的曙光。随着新技术的出现，我们可能很快就会看到存储单元可以存储一个字节的数据和垂直层，达到256层，甚至更高

NAND Flash是如何生产出来的？

Hardy(晗狄) 架构师技术联盟

NAND Flash是一种非易失性随机访问存储介质，基于浮栅(Floating Gate)晶体管设计，通过浮栅来锁存电荷，电荷被储存在浮栅中，它们在无电源供应的情况下仍然可以保持。关于NAND Flash技术基本原理之前有过讲解，大家可以参考文章闪存技术最全面解析。今天主要讨论下NAND Flash生产过程、架构 和关键指标 。

NAND Flash是从原始的硅材料加工出来的，硅材料被加工成晶圆(Wafer) ，一片晶圆上可以做出几百颗NAND FLASH芯片。芯片未封装前的晶粒成为Die，它是从Wafer上用激光切割而成的小片，每个Die就是一个独立的功能芯片，它由无数个晶体管电路组成，但最终可被作为一个单位封装起来成为闪存颗粒芯片。下面是NAND Flash芯片的详细加工过程。

NAND Flash的容量结构从大到小可以分为Device、Target、LUN、Plane、Block、Page、Cell 。一个Device有若干个Die(或者叫LUN)，每个Die有若干个Plane，每个Plane有若干个Block，每个Block有若干个Page，每个Page对应着一个Wordline。

Die/LUN是接收和执行FLASH命令的基本单元。不同的LUN可以同时接收和执行不同的命令。但在一个LUN当中，一次只能执行一个命令，不能对其中的某个Page写的同时又对其他Page进行读访问。下面详解介绍下这些结构单元和之间的联系。

Device就是指单片NAND Flash，对外提供Package封装的芯片，通常包含1个或多个Target；

Target拥有独立片选的单元，可以单独寻址，通常包含1或多个LUN；LUN也就是Die，能够独立封装的最新物理单元，通常包含多个plane。

Plane拥有独立的Page寄存器，通常LUN包含1K或2K个奇数Block或偶数Block；

Block是能够执行擦除操作的最小单元，通常由多个Page组成；Page是能够执行编程和读操作的最小单元，通常大小为4KB/8KB/16KB/32KB等。

Cell是Page中的最小操作擦写读单元，对应一个浮栅晶体管，可以存储1bit或多bit数据，主要可颗粒类型。

下图是一个FLASH Block的组织架构，每个Cell的漏极对应BL(Bitline) ，栅极对应WL(Wordline) ，源极都连在一起。每个Page对应着一个Wordline，通过Wordline加不同电压和不同时间长度进行各种操作。

一个WordLine对应着一个或若干个Page，对SLC来说一个WordLine对应一个Page；而对MLC来说则对应2个Page(Lower Page 和Upper Page)；Page的大小与WordLine上存储单元(Cell)数量对应。

Data Retention(数据保存力) 是用于衡量写入NAND Flash的数据能够不失真保时间的可靠性指标，一般定义为在一定的温度条件下，数据在使用ECC纠错之后不失真保存在NAND Flash中的时间；影响Data Retention 最大的两个因素是擦写次数和存储温度。通常情况下企业级SSD盘的Data Retention都是遵循JEDEC的JESD218标准，即40℃室温下，100%的PE Cycle之后，在下电的情况Data Retention时间要求达到3个月。

NAND Flash写入前必须擦除， Block擦除1次后再写入1次称为1次PE Cycle ，Endurance (耐久性) 用于衡量NAND Flash的擦写寿命的可靠性指标；Endurance指的是在一定的测试条件下NAND Flash能够反复擦写数据的能力，即对应NAND Flash的PE (Program/Erase ) Cycle。

Bit Error Rate(BER) 指由于NAND Flash颗粒概率发生Bit位翻转导致的错误，其中，RBER (Raw Bit Error Rate) 指没有经过ECC纠错时出现一个Bit位发生错误的几率，RBER也是衡量NAND品质的一项指标。RBER是NAND自身品质的一个特性，随着PE次数的增加会变差，出错趋势呈指数分布，其主要原因是擦写造成了浮栅氧化层的磨损。

UBER(Uncorrectable Bit Error Rate) 指发生不可纠正ECC错误的几率，即一个纠错单元Codeword内发生bit位翻转的位数超出ECC算法可纠能力范围的几率。

DWPD(Diskful Writes Per Day) 指每日写入量。SSD的成本($/GB)随DWPD增加会变高，未来SSD的趋势预测读密集型当前已占50%，未来的占比会逐渐变大。