nand flash内部架构 NAND Flash层数之争：谁先触抵天花板？-报价-上海羊羽卓进出口贸易有限公司

nand flash内部架构 NAND Flash层数之争：谁先触抵天花板？

发布时间 : 2024-10-06

作者 : 小编

访问数量 : 23

扫码分享至微信

NAND Flash层数之争：谁先触抵天花板？

得益于5G、大数据、云计算、物联网、人工智能等新兴产业的快速发展，存储器需求呈现倍数增长，发展空间广阔。其中，NAND Flash作为半导体存储器第二大细分市场，自然也备受关注。

回溯NAND Flash的历史

经历了半个世纪发展的半导体存储技术，如今已逐渐成熟，其衍生出的存储技术中包括Flash技术。

Flash技术分为NAND Flash和NOR Flash二种。虽然NOR Flash传输效率很高，但写入和擦除速度很慢，容量也较小，一般为1Mb-2Gb，常用于保存代码和关键数据，而NAND Flash能提供极高的单元密度，可达到高存储密度，适用于大量数据的存储。NAND Flash具有写入、擦除速度快、存储密度高、容量大的特点，也因此迅速成为了Flash主流技术。

NAND Flash技术自问世以来，已经积累了近40年的发展底蕴，并已成为存储器第二大细分市场。按存储单元密度来分，NAND Flash可分为SLC、MLC、TLC、QLC等，对应1个存储单元分别可存放1、2、3、4bit的数据。目前NAND Flash主要以TLC为主，不过QLC比重正在逐步提高。

值得一提的是，被提出很多年但一直没有商用落地的PLC终于露出水面。

今年8月初，SK海力士旗下NAND闪存解决方案提供商Solidigm在闪存峰会上展示了全球首款正在研发的PLC（五层单元）SSD。与QLC（四层单元）SSD相比，PLC SSD可在每个存储单元内存储5bit的数据。

NAND闪存从SLC、MLC、TLC、QLC及PLC一路走来，容量逐步上升，可市场更关心的是性能、可靠性、寿命、成本等问题是否也可以跟着优化。据Solidigm介绍，在相同的空间内，使用PLC SSD存储数据量可增加25%，可以用来解决固态存储未来的成本、空间和能耗等问题。该款SSD将首先用于数据中心产品，具体发布和上市时间待定。

从闪存结构来看，为满足各时期的市场需求，NAND Flash技术已从2D NAND升级到3D NAND，再到4D NAND。

时光追溯到1987年，时任日本东芝公司工程师岡本成之提出的一项发明彻底改写了人类信息时代的面貌，即2D NAND。当时东芝（2019年更名为铠侠）虽占据NAND Flash市场先机，但东芝战略重心偏向DRAM市场，忽略了NAND Flash的发展潜力。之后，英特尔和三星迅速加入市场，推出了2D NAND产品。

随后，全球厂商都围绕着2D NAND进行研发，随着2D NAND的线宽已接近物理极限，3D NAND应运而生 。

2007年，东芝推出BiCS类型的3D NAND。2D NAND的含义其实是二维平面堆叠，而3D NAND，顾名思义就是立体堆叠。3D NAND的到来，让NAND Flash技术直接从二维升华到三维的密度。

按英特尔的说法，2D NAND就像在一块有限的平面上建平房，这些平房整齐排列，随着需求量不断增加，平房的数量也不断增多，可面积有限，只能容纳一定数量的平房。相较于2D NAND，3D NAND则可以在同一块平面上建楼房，楼层越高，容量也就越大，在同样的平面中楼房的容积率远远高于平房，提供了更大的存储空间。可见，随着市场对存储性能需求的提升，2D NAND过渡到3D NAND是大势所趋的。

3D NAND自2007年进入大众视野后，2014年正式商用量产 。

2013年，三星推出第一代V-NAND（三星自称3D NAND为V-NAND）闪存。据三星介绍，V-NAND技术采用不同于传统NAND闪存的排列方式，通过改进型的Charge Trap Flash技术，在一个3D的空间内垂直互连各个层面的存储单元，使得在同样的平面内获得更多的存储空间。虽然该款堆叠层数仅为24层，但在当时却打破了平面技术的瓶颈，并使3D NAND Flash从技术概念推向了商业市场。

2014年，SanDisk和东芝宣布推出3D NAND生产设备；同一年，三星率先发售了32层MLC 3D V-NAND，这也意味着3D NAND正式商用化。继三星之后，美光也实现了3D NAND商用化。凭借其在容量、速度、能效及可靠性的优势，3D NAND逐渐成为行业发展主流。

3D之后，4D NAND悄然来临 。SK海力士在2018年研发的96层NAND Flash已超越了传统的3D方式，并导入4D方式，该款也成为了全球首款4D NAND Flash。

据了解，4D NAND技术是由APlus Flash Technology公司提出，其技术原理是NAND+类DRAM的混合型存储器，采用了“一时多工”的平行架构，而3D NAND只能执行“一时一工”。若一到十工同时在4D闪存系统执行时，其速度会比3D NAND快一到十倍。虽然相比3D方式，4D架构具有单元面积更小，生产效率更高的优点。不过，目前市面上还是以3D NAND为主。

从平房到摩天大楼，各大原厂的谋略

随着应用领域和使用场景愈发多样化，市场对NAND Flash的要求也随之提升，譬如想要更高的读写速度、最大化的存储容量、更低的功耗和成本等。可采用二维平面堆叠方式的2D NAND已经不再能满足市场的需求，这一切也促使NAND厂商必须谋定而后动，之后便沉下心来埋头研发，NAND Flash结构也从平房蜕变到摩天大楼。

采用三维平面堆叠方式3D NAND虽大大增加了存储空间，但如何突破3D NAND层数瓶颈，堆叠更高的摩天大楼，一直是市场的焦点，也是NAND厂商研发的痛点。在此之下，一场有关NAND Flash的层数之争已持续数年，NAND厂商早已吹响冲锋集结号，这一路也取得了不少的成就。

自2012年24层BiCS1 FLASHTM 3D NAND Flash之后，铠侠还研发出了48层、64层、96层、112层/128层。2021年，铠侠联手西部数据突破162层BiCS6 FLASHTM 3D NAND Flash。今年5月，西部数据与铠侠未来的路线图指出，预计2024年BiCS+的层数超过200层，如果一切按计划进行，2032年应该会看到500层NAND闪存。

最早在3D NAND领域开拓疆土的是韩国厂商三星。2013年8月，三星推出V-NAND（3D NAND）闪存，这也是全球首个3D单元结构“V-NAND”。之后，三星还陆续推出了32层、48层、64层、96层、128层、176层的V-NAND。2021年末，三星曾透露正在层数200+的V-NAND产品，目前暂未披露相关信息。

作为韩国第二大存储厂商的SK海力士也不甘落后，在2014年研发出3D NAND产品，并在2015年研发出36层3D NAND，之后按照48层、72层/76层、96层、128层、176层的顺序陆续推出闪存新产品。2022年8月3日，SK海力士再将层数突破到238层的新高度，该层数是当前全球首款业界最高层数NAND闪存，产品将于2023年上半年投入量产。

2016年，美光发布3D NAND，虽然发出时间晚于三星等上述几家厂商，但后期美光的研发实力不容小觑。在2020年美光抢先推出当时业界首款176层3D NAND，后又于2022年7月率先推出全球首款232层NAND，该产品现已在美光新加坡工厂量产。美光表示，未来还将发力2YY、3XX与4XX等更高层数。

目前从原厂动态来看，SK海力士和美光率先进入200+层时代，其中NAND闪存业界最高层数为SK海力士的238层，其次是美光的232层。主流技术NAND Flash 3D堆叠层数已跨越176层、232层、迈进238层，未来原厂还将发力200+层、300层、400层、甚至500层以上NAND技术。

在2021年IEEE国际可靠性物理研讨会上，SK海力士预测，3D NAND未来将达到600层以上。另有一些行业专家认为，3D NAND可以堆叠到1000层。可见，隔NAND Flash技术的天花板还有很高的距离。

△Source：全球半导体观察根据公开信息整理

NAND Flash未来既柳暗，又花明？

此前在5G手机、服务器、PC等下游需求驱动下，NAND Flash市场以可见的速度在增长。可今年，受疫情反复、通货膨胀、俄乌冲突等因素影响，全球形势变化多端。同时，存储器市场供需与价格波动时刻受产业发展动态影响，而作为存储器市场的主要构成产品之一，NAND Flash也不例外。

01、供需失衡

从消费端看，PC、笔电、智能手机等消费电子市场需求疲软，也影响到中上游产业链。其中，智能手机需求萎缩明显，出货量也随之减少。据TrendForce集邦咨询表示，受到传统淡季的加乘效应，使得2022年第一季智能手机生产表现更显疲弱，全球产量仅达3.1亿支，季减12.8%。

业内人士普遍认为，持续下降的最大原因是消费者使用智能手机的时间比以前更长。再加上智能手机技术更新快，新型号手机的性能与之前型号并无特别大的差距，从某种程度上看，这也降低了消费者的购买欲。

从供应端来看，TrendForce集邦咨询7月表示，由于需求未见好转，NAND Flash产出及制程转进持续，下半年市场供过于求加剧，包含笔电、电视与智能手机等消费性电子下半年旺季不旺已成市场共识，物料库存水位持续攀升成为供应链风险。因渠道库存去化缓慢，客户拉货态度保守，造成库存问题漫溢至上游供应端，卖方承受的抛货压力与日俱增。

TrendForce集邦咨询预估，由于供需失衡急速恶化，第三季NAND Flash价格跌幅将扩大至8~13%，且跌势恐将延续至第四季。

02、原厂持坚定信念

受手机与个人电脑等消费电子市场需求疲软等因素影响，美光于6月悲观预测，今年第四财季营收为72亿美元，上下4亿美元浮动，这一数据低于业界预期；又于8月再度下调第四季度业绩指引，该季度经调整营收将位于或低于此前预计的68-76亿美元区间下沿。

此前美光首席执行官Sanjay Mehrotra在财报电话会议上表示，预计智能手机销量将较去年下降约5%，而个人电脑销量可能比去年下降10%，美光正在调整产量增长，以适应需求的减弱。不过，TrendForce集邦咨询8月在最新的研究指出，受到高通胀冲击，全球对于消费市场普遍抱持并不乐观的态度，基于周期性的换机需求以及新兴地区的新增需求带领下，智能手机生产量仍会小幅上升。

SK海力士此前也预测，由于搭载存储器的电脑和智能手机的出货量将低于原来的预测，并且服务器用存储器的需求也因客户的库存优先出货，预计下半年的存储器出货量将有所放缓。不过中长期来看，数据中心的存储器需求将持续成长。

三星、SK海力士、美光、西部数据、铠侠等存储器原厂在最新财报中均表示虽然部分市场需求疲软，但都坚定看好产业未来前景，各原厂保持坚定的信心也为存储器市场扫去部分阴霾。

据TrendForce集邦咨询最新研究显示，NAND Flash仍处于供过于求状态，但该产品与DRAM相较更具价格弹性，尽管预期明年上半年价格仍会走跌，但均价在连续多季下滑后，可望刺激enterprise SSD市场单机搭载容量成长，预估需求位元成长将达28.9%，而供给位元成长约32.1%。

结语

长远来看，NAND Flash市场前路虽柳暗，但花明。同时，NAND厂商马不停蹄地研发，今年有的再上升一个台阶，有的还在停步研发，最终谁先触抵NAND Flash层数天花板，我们静待观之。

「收藏」Flash闪存颗粒和工艺知识深度解析

[收藏] Flash闪存颗粒和工艺知识深度解析

原创： Hardy 架构师技术联盟 5天前

Wafer即晶圆，是半导体组件“晶片”或“芯片”的基材，从沙子里面高温拉伸生长出来的高纯度硅晶体柱(Crystal Ingot)上切下来的圆形薄片称为“晶圆”。采用精密“光罩”通过感光制程得到所需的“光阻”，再对硅材进行精密的蚀刻凹槽，继续以金属真空蒸着制程，于是在各自独立的“晶粒”(Die)上完成其各种微型组件及微细线路。对晶圆背面则还需另行蒸着上黄金层，以做为晶粒固着(Die Attach) 于脚架上的用途。

以上流程称为Wafer Fabrication。早期在小集成电路时代，每一个6吋的晶圆上制作数以千计的晶粒，现在次微米线宽的大型VLSI，每一个8吋的晶圆上也只能完成一两百个大型芯片。我们NAND Flash的Wafer，目前主要采用8寸和12寸晶圆，一片晶圆上也只能做出一两百颗NAND Flash芯片来。

NAND Flash Wafer

Wafer的制造虽动辄投资数百亿，但却是所有电子工业的基础。晶圆的原始材料是硅，而地壳表面有用之不竭的二氧化硅。二氧化硅矿石经由电弧炉提炼，盐酸氯化，并经蒸馏后，制成了高纯度的多晶硅，其纯度高达99.99%以上。晶圆制造厂再将此多晶硅融解，再在融液里种入籽晶，然后将其慢慢拉出，以形成圆柱状的单晶硅晶棒，由于硅晶棒是由一颗晶面取向确定的籽晶在熔融态的硅原料中逐渐生成，此过程称为“长晶”。硅晶棒再经过切段，滚磨，切片，倒角，抛光，激光刻，封装后，即成为集成电路工厂的基本原料——硅晶圆片，这就是“晶圆”。

下图是NAND Flash生产简要流程:

Die 就是芯片未封装前的晶粒,是从硅晶圆(Wafer)上用激光切割而成的小片(Die)。每一个Die就是一个独立的功能芯片，它无数个晶体管电路组成，但最终将被作为一个单位而被封装起来成为我们常见的闪存颗粒，CPU等常见芯片。

什么是ink Die

在晶圆制造过程中，会对Wafer中的每个Die进行严格测试，通过测试的Die，就是Good Die，未通过测试的即为Ink Die。这个测试过程完成后，会出一张Mapping图，在Mapping里面会用颜色标记出不良的Die，故称Ink Die。

Flash芯片封装分类

目前NAND Flash封装方式多采取TSOP、FBGA与LGA等方式，由于受到终端电子产品转向轻薄短小的趋势影响，因而缩小体积与低成本的封装方式成为NAND Flash封装发展的主流趋势。

TSOP: (Thin smaller outline package )封装技术，为目前最广泛使用于NAND Flash的封装技术，首先先在芯片的周围做出引脚，采用SMT技术（表面安装技术）直接附着在PCB板的表面。TSOP封装时，寄生参数减小，因而适合高频的相关应用，操作方便，可靠性与成品率高，同时具有价格便宜等优点，因此于目前得到了极为广泛的应用。

BGA: (Ball Grid Array也称为锡球数组封装或锡脚封装体 )封装方式，主要应用于计算机的内存、主机板芯片组等大规模集成电路的封装领域，FBGA 封装技术的特点在于虽然导线数增多，但导线间距并不小，因而提升了组装良率，虽然功率增加，但FBGA能够大幅改善电热性能，使重量减少，信号传输顺利，提升了可靠性。

采用FBGA新技术封装的内存，可以使所有计算机中的内存在体积不变的情况下容量提升数倍，与TSOP相比，具有更小的体积与更好的散热性能，FBGA封装技术使每平方英寸的储存量有很大的提升，体积却只有TSOP封装的三分之一，与传统TSOP封装模式相比，FBGA封装方式有加快传输速度并提供有效的散热途径，FBGA封装除了具备极佳的电气性能与散热效果外，也提供内存极佳的稳定性与更多未来应用的扩充性。

LGA: (Land Grid Array ) 触点陈列封装，亦即在底面制作有数组状态坦电极触点的封装，装配时插入插座即可，现有227 触点(1.27mm中心距)和447 触点(2.54mm 中心距)的陶瓷LGA，应用于高速逻辑 LSI 电路，由于引线的阻电抗小，对高速LSI 相当适用的，但由于插座制作复杂，成本较高，普及率较低，但未来需求可望逐渐增加。

Flash芯片封装叠Die(Stack Die)

由于NAND Flash单颗Die的容量有限，为了实现更高的容量，需要在一个封装片内堆叠几个Die。在Wire Bond的时候，用金线互连。

目前单颗Die的容量最高的为Micron公司的MLC 4GB，目前最先进的堆叠技术可以叠8层，因此理论上MLC单颗封装片可以做到32GB。Micron公司计划在09年Q4推出此容量的封装片。

Flash芯片TSOP封装和BGA封装的内部结构

TSOP封装只需要一个引脚框架，把NAND FLASH Die的Pad打线(Wire Bond)连接到引进框架上面即可。封装技术简单，成本低。但其打线方式只能从两边打线，因此stack die就比较困难。

BGA封装与TSOP封装不同在于其采用了Substrate，用电路板来对引脚走线，因此可以进行四面打线，这样在进行叠die的时候，就变得更加容易操作。但成本会比TSOP要高。

Flash芯片封装的尺寸，一些封装方式尺寸比较:

NAND Flash出货有两种产品样式:

一种是Wafer，即晶圆出货，这种产品样式一般客户采购回去需要再测试和COB封装等，这种客户多为闪存卡大客户。

一种是封装片出货，NAND Flash目前最普遍采用的是48TSOP1的封装方式，现货市场均为TSOP的封装片。

NAND Flash按工艺可分为SLC与MLC

SLC英文全称(Single Level Cell)即单层式单元储存。SLC技术特点是在浮置闸极与源极之中的氧化薄膜更薄，在写入数据时通过对浮置闸极的电荷加电压，然后透过源极，即可将所储存的电荷消除，通过这样的方式，便可储存1个信息单元，这种技术能提供快速的程序编程与读取，不过此技术受限于Silicon efficiency的问题，必须要用较先进的流程强化技术，才能向上提升SLC制程技术。

MLC英文全称(Multi Level Cell)即多层式单元储存。Intel在1997年9月最先开发成功MLC，其作用是将两个单位的信息存入一个Floating Gate(闪存存储单元中存放电荷的部分)，然后利用不同电位(Level)的电荷，通过内存储存的电压控制精准读写。MLC通过使用大量的电压等级，每一个单元储存两位数据，数据密度比较大。SLC架构是0和1两个值，而MLC架构可以一次储存4个以上的值。因此，MLC架构可以有比较高的储存密度。

TLC英文全称(Triple Level Cell)即一个单元可以存储单元可以存储3bit，因此需要8个等级的电位进行编码解码才能实现。其实TLC是属于MLC的一种。

SLC和MLC的基本特性表

Flash坏块的形成

NAND Flash的存储原理是，在写入(Program)的时候利用F-N隧道效应(Tunnel Injection隧道注入)的方法使浮栅充电，即注入电荷；在擦除(Erase)的时候也是是利用F-N隧道效应(Tunnel Release隧道释放)将浮栅上的电荷释放。

隧道注入和隧道释放的产生都需要十几伏的瞬间高电压条件，这对浮栅上下的氧化层会造成一定损伤，因此这样重复的操作(P/E Cycle)是有限的。SLC大概是100K次，MLC大概是10K次。达到读写寿命极限的时候存储单元就会出现失效，然后就会造成数据块擦除失效，以及写入失效，于是就会被标记起来，作为坏块，并将这个标记信息存放在Spare Area里面，后续操作这个Block时，需要Check一下这个信息。

Flash固有坏块

由于制造工艺的原因，通常普通的NAND FLASH从出厂开始就有坏块了，一般在2‰以下。一般芯片原厂都会在出厂时都会将坏块第一个page的spare area的第6个byte标记为不等于0xff的值。

NAND Flash的存储单元是有使用寿命的

NAND Flash的存储原理是，在写入(Program)的时候利用F-N隧道效应(Tunnel Injection隧道注入)的方法使浮栅充电，即注入电荷；在擦除(Erase)的时候也是是利用F-N隧道效应(Tunnel Release隧道释放)将浮栅上的电荷释放。隧道注入和隧道释放的产生都需要20V左右瞬间高电压条件，这对浮栅上下的氧化层会造成一定损伤，因此这样重复的操作(P/E Cycle)是有限的。SLC大概是100K次，MLC大概是10K次。

三星估算的SSD硬盘的寿命

如果每天对SSD写入4.8GB的数据，假设SSD总容量为16GB，那么，你至少需要3.34天才能对整个SSD的每个单元擦写一次；如果此SSD为擦写次数为100K的SLC单元，那么，你至少需要3.34×100K天才能使这个SSD完全失效；3.34×100K天＝913年，因此16G的SSD可以使用913年 。那么，如果是MLC的话，也至少可以使用91.3年。

晶圆制程工艺发展历史

芯片制程工艺是指晶圆内部晶体管之间的连线间距。按技术述语来说，也就是指芯片上最基本功能单元门电路和门电路间连线的宽度。

主流厂商的晶圆制程工艺以及下一代制程工艺的情况，如下表。

芯片制造工艺在1995年以后，从0.5微米、0.35微米、0.25微米、0.18微米、0.15微米、0.13微米、90纳米、75纳米、65纳米一直发展到目前最新的34纳米。

一步步印证了摩尔定律的神奇。以90纳米制造工艺为例，此时门电路间的连线宽度为90纳米。我们知道，1微米相当于1/60头发丝大小，经过计算我们可以算出，0.045微米(45纳米)相当于1/1333头发丝大小。可别小看这1/1333头发丝大小，这微小的连线宽度决定了芯片的实际性能，芯片生产厂商为此不遗余力地减小晶体管间的连线宽度，以提高在单位面积上所集成的晶体管数量。采用34纳米制造工艺之后，与65纳米工艺相比，绝对不是简单地令连线宽度减少了31纳米，而是芯片制造工艺上的一个质的飞跃。

目前最先实现34nm工艺的是Intel和Micron联合投资的IM，此技术被最先应用在了NAND FLASH上面，可见NAND FLASH的制程工艺跳跃是所有IC中最快的。

晶圆技术的发展都是受生产力驱动，必须向更小的制程间距和更大的晶圆尺寸发展。制程从2.0um、0.5um、0.18um、90nm一直到目前的34nm，晶圆尺寸从最初的5英寸发展到目前的12英寸，每次更迭都是一次巨大的技术跳跃，凝聚了人类科技的结晶，也一次次印证了摩尔定律的神奇。

晶圆尺寸的大约每9年切换一次。而晶圆制程由最初的几年更迭一次，到目前的基本上每年都能更迭一次。

更多内容和“闪存技术、产品和发展趋势全面解析”全面的闪存技术电子书，请点击“了解更多”查阅。

NAND Flash层数之争：谁先触抵天花板？

「收藏」Flash闪存颗粒和工艺知识深度解析

关于我们

产品中心

服务与支持