nand逻辑图三星分享逻辑，DRAM和NAND未来十年的路线图-报价-上海羊羽卓进出口贸易有限公司

nand逻辑图三星分享逻辑，DRAM和NAND未来十年的路线图

发布时间 : 2024-10-11

作者 : 小编

访问数量 : 23

扫码分享至微信

三星分享逻辑、DRAM和NAND未来十年的路线图

来源：内容由半导体行业观察（ID：icbank）编译自semiwiki，谢谢。

Kinam Kim 是三星的一位资深技术专家，过去多年来发表了许多优秀的文章。他现在是三星电子的董事长，在之前举办IEDM 上，他还做了一个非常有趣的主题演讲。他首先从一些一般性观察开始： 他表示，世界正在经历一场由半导体驱动的变革，由于疫情的影响，加速了对非接触式社会的需求，远程工作和远程教育也在迅速发展，IT 变得必不可少。传感器、处理器和内存都是必需的。这种趋势也让数字化的采用取得了巨大的飞跃。数据显示，远程工作的比例从 25% 增加到 58%。经济数字化带来了巨大的机遇，智能系统正在产生大量数据。在过去的 50 年里，每片晶圆的晶体管数量增加了 1000 万倍，处理器速度增加了 10 万倍，成本每年下降 47%。半导体与人脑有相似之处，传感器就像眼睛，处理器和内存负责处理和存储。将传感器与处理相结合的智能手机可实现新的应用，有一个关于传感器的有趣部分，但这并不是我真正的领域，我想专注于他介绍的逻辑、DRAM 和 NAND 路线图。

图1. 逻辑路线图。首先看逻辑方面，在图 1 中，我们可以看到逻辑工艺的接触式多晶硅间距 (contacted poly pitch：CPP) 如何随着时间的推移而扩展。在平面时代，我们看到了英特尔在 45nm 和代工厂推出的 28nm 高 k 金属栅极 (HKMG) 以及嵌入式硅锗 (eSiGe) 等创新技术，以通过应变提高沟道性能。FinFET 由英特尔在 22nm 推出，并在 14/16nm 被代工厂采用，并在多个节点上推动了行业向前发展。三星目前正试图通过他们称为多桥的水平纳米片 (HNS) 引领行业进入GAA时代，而 HNS 应该为行业带来至少两个节点。在2nm 以后，三星预计 3D 堆叠 FET（其他人称为 CFET 或 3D FET）、IBM 和三星最近披露的 VFET、2D 材料或负电容 FET (NCFET) 中的一种或多种技术会成为候选。

图2.DRAM 路线图其次，我们看一下三星分享的DRAM路线图。据介绍，随着 EUV 在 DRAM 中的应用，下一个挑战是缩小存储单元。三星预计很快将投入两层电容器。预计在本世纪后期将转向垂直存取晶体管，随后是 3D DRAM。我无法找到有关如何构建 3D DRAM 的更多具体信息，但 ASM、应用材料公司和东京电子公司的演示文稿以及本演示文稿中说明了类似的结构，这表明该行业正在寻求解决方案。

图3.NAND 路线图最后，三星还分享了NAND的路线图。据了解，三星最新的 3D NAND 是 176 层工艺，第一次使用串栈（对他们来说是第一次串栈（string stacking），别人已经串了好几代了）和第一次使用阵列下的外设设计（对他们来说，其他人已经做了好几代了）。接下来是缩小沟道孔之间的间距以提高密度，同时增加层数。大约在 2025 年，三星将展示晶圆键合以分离外围电路和内存阵列。起初，我对此感到惊讶，首先长江存储已经在这样做，如果三星认为它提供了优势，我很惊讶他们会等这么久才实施它。其次，我对晶圆键合进行了成本建模，我相信它比当前的单片方法成本更高。在考虑了更多之后，我想知道它是否被视为解决允许连续层堆叠的压力问题，并且将在需要继续堆叠时实施。最后，在这十年的后期，三星预计材料会发生变化，并且通道孔会进一步缩小。这里显示的图没有显示它，但在他们的演示中，三星展示了他们第 14 代工艺的一千多个层。总之，主题演讲提出了一个观点，即逻辑、DRAM 和 NAND 在本世纪末持续扩展和改进。

★ 点击文末【阅读原文】，可查看本文原文链接！

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第2935内容，欢迎关注。

晶圆｜集成电路｜设备｜汽车芯片｜存储｜台积电｜AI｜封装

原文链接！

我们熟知的NAND闪存，还有个“双胞胎兄弟”

【IT168 评论】无论消费者还是企业机构，大多数人在谈到闪存时，首先想到的就是NAND闪存。从一定的现实意义上来讲，NAND闪存可以说已经成为固态硬盘的代名词。基于块寻址结构和高密度，使其成为磁盘的完美替代品。

　　NOR闪存是另一种与NAND不同的闪存类型，它具有不同的设计拓扑结构，某些特定的应用场景下更为适合。在比较NAND和NOR闪存在不同应用中的相对优势和适用性之前，检查其结构差异是很重要的。

　　NAND闪存产品是当今已经达到高水准的存储芯片，是当前市面上嵌入式以及独立式SSD的主要原材料。多层单元(MLC)技术和3D制造工艺的结合，将NAND存储单元垂直蚀刻到硅衬底上，使存储密度和NAND芯片容量呈几何级增长。

　　NAND与NOR电路基础

　　尽管NAND闪存是这两种非易失性内存技术中相对流行的一种，但NAND和NOR都是由同一名东芝公司的工程师在上世纪80年代中期发明的。要理解这两个种类的区别和命名，需要简要回顾一下逻辑门的基础知识。

　　NAND和NOR分别涉及到布尔逻辑函数中的逻辑“和”（and）以及“或”（or）。如下所示，NAND和NOR都生成响应两个二进制输入的输出。

响应两个二进制输入的NAND和NOR输出

　　NAND和NOR逻辑门仅仅为它们各自的功能实现了上面这个真值表。

　　NAND门在概念上是作为AND门实现的——当两个输入都是1时输出1——后面跟着一个NOT门，这是一个逻辑反转。相应的，NOR门在概念上是一个OR门——有任何一个输入是1时输出1，然后是NOT门，这是一个逻辑倒装。

　　布尔逻辑的背景对于理解NAND和NOR闪存至关重要，因为闪存单元被连接到一个行和列的数组中。在NAND闪存中，一组中的所有单元(通常是一个字节的倍数，取决于芯片的大小)共享一条位线，并以串行方式连接每个单元，每个单元连接到一个单独的字行。同一字行连接一个内存块中的多个字节，通常为4 KB到16 KB。因此，只有当所有的字线都是高或单状态时，位线才会降低或变为零状态，这实际上将内存组转换为一个多输入NAND门。

　　与此相反，NOR闪存并行组织位线的方式是，当位线和字线都处于低或零状态时，内存单元只保持高或单状态。

　　NAND单元的串联结构使得它们可以通过导电层(或掺杂层)连接在衬底上，而不需要外部接触，从而显著减少了其横截面积。

　　NAND闪存单元的串联连接意味着它们不需要单元之间通过金属层进行外部接触——而这正是NOR拓扑结构所需的。使用导电层连接硅衬底上的单元意味着NAND闪存的密度通常比NOR高两个数量级，或100倍。此外，组内单元的串联连接使它们可以垂直地堆积在3D数组中，位线类似于垂直管道。

　　相反，由于NOR闪存单元不能单独寻址，因此它们对于随机访问应用程序更快。

　　NAND与NOR产品类型

　　这两种类型的闪存具有明显的特性和性能差异，它们有各自最适合的应用程序类型。除了容量外，NAND和NOR闪存还具有不同的运行、性能和成本特性，如下图所示。

　　这两种闪存中也有几种不同的产品类型，它们在I/O接口、写入持久性、可靠性和嵌入式控制功能方面有所不同。

　　NAND闪存产品类型

　　NAND闪存以单层（SLC）、多层（MLC）、三层（TLC）或四层（QLC）的形式在每个单元（cell）中存储bit，分别为1 bit/cell、2 bit/cell、3 bit/cell、4 bit/cell。要确定哪种类型的NAND最适合于工作负载，简单来说，每个单元的位数越高，其容量就越大——当然，是以数据持久性和稳定性为代价的。

　　NAND设备只是没有任何外围电路的存储芯片，这些外围电路使NAND闪存可以在SSD、U盘或其他存储设备中使用。相比之下，托管型NAND产品嵌入了一个内存控制器来处理必要的功能，比如磨损调平、坏块管理(从使用中消除非功能性内存块)和数据冗余。

　　NOR闪存产品类型

　　串行设备通过只暴露少量(通常是1到8个)I/O信号来减少包的pin数。对于需要快速连续读取的应用程序来说，这是理想的选择。NOR闪存通常用于瘦客户机、机顶盒、打印机和驱动器控制器。

　　并行NOR产品暴露多个字节，而且通常使用内存页而不是单独的字节进行操作，更适用于启动代码和高容量应用程序，包括数码单反相机、存储卡和电话。

　　两种闪存都是不可或缺的

　　NAND是闪存的主力，广泛用于嵌入式系统和SSD等存储设备的大容量数据存储。不过，NOR 闪存在存储可执行的启动代码和需要频繁随机读取小数据集的应用程序方面起着关键作用。显然，这两种类型的闪存将继续在计算机、网络和存储系统的设计中发挥作用。

　　原文作者：Kurt Marko

三星分享逻辑、DRAM和NAND未来十年的路线图

我们熟知的NAND闪存，还有个“双胞胎兄弟”

关于我们

产品中心

服务与支持