NAND工艺技术一文让你看懂三星第五代V-NAND技术-报价-上海羊羽卓进出口贸易有限公司

NAND工艺技术一文让你看懂三星第五代V-NAND技术

发布时间 : 2024-11-24

作者 : 小编

访问数量 : 23

扫码分享至微信

一文让你看懂三星第五代V-NAND技术

转自天极网

今年1月底，三星电子又发大招，推出采用第五代V-NAND技术的SSD产品——三星970 EVO Plus SSD。事实上，随着新一代3D NAND技术的不断成熟，速度更快的NVMe协议的SSD固态硬盘已经成为市场主流。

以前，我们见过的闪存多属于Planar NAND平面闪存，3D闪存则是立体堆叠的。打个比方，如果说普通NAND是平房，那么3D NAND则是高楼大厦。简单说，在3D NAND领域，谁堆叠的层数多，谁的产品性能就更先进。

众所周知，平面NAND闪存不仅有SLC、MLC和TLC类型之分，而且为进一步提高容量、降低成本，NAND的制程工艺不断进步。虽然更先进的制程工艺带来了更大的容量，但容量提升、成本降低的同时可靠性及性能都在下降。

与之相比，为提高NAND的容量、降低成本，存储厂商只需要堆叠更多的层数即可。

据悉，2bit MLC每cell单元存储2bit数据只需要一两打电子，3bit MLC(也就是TLC)的每个cell单元储存。随着制程工艺的不断革新，cell单元之间的干扰现象越来越严重。

三星的V-NAND不再追求缩小cell单元，而是通过3D堆叠技术封装更多cell单元，实现容量增多的目的。

传统上，SSD中使用的是浮栅极MOSFET(Floating gate MOSFET)，电子储存在栅极中，它相当于一个导体。这种晶体管的缺点是写入数据时，栅极与沟道之间会形成一次短路，这会消耗栅极中的电荷。

即每次写入数据，都要消耗一次栅极寿命。一旦栅极中的电荷没了，cell单元就相当于挂了，无法存储数据。

三星V-NAND闪存放弃浮栅极MOSFET，使用电荷攫取闪存(charge trap flash，简称CTF)设计。每个cell单元看起来更小了，但里面的电荷是储存在一个绝缘层而非之前的导体上，理论是没有消耗的。这种更小的电荷有很多优点，比如更高的可靠性、更小的体积。

据了解，使用CTF结构的V-NAND闪存被认为是一种非平面设计，绝缘体环绕沟道(channle)，控制栅极又环绕着绝缘体层。这种3D结构设计提升了储存电荷的的物理区域，提高了性能和可靠性。

相比传统的FG(Floating Gate，浮栅极)技术,三星NAND的电荷撷取闪存(charge trap flash，简称CTF)技术难度更小一点，因此这有利于加快产品量产。

目前，三星的3D V-NAND存储单元的层数(Layer)由2009年的2-layer逐渐提升至24-layer、64-layer，再到2018年的96-layer(层)。

参考资料：

1. https://zhuanlan.zhihu.com/p/21967038

2. https://zhuanlan.zhihu.com/p/48579501

3. https://news.mydrivers.com/1/273/273419.htm

IT之家 7 月 3 日消息，根据韩媒 The Elec 报道，三星在其第 9 代 V-NAND 的“金属布线”（metal wiring）中首次尝试使用钼（Mo）。

IT之家注：半导体制造过程中八大工艺分别为：晶圆制造、氧化、光刻、刻蚀、沉积、金属布线、测试和封装。

其中金属布线工艺主要是使用不同的方式连接数十亿个电子元器件，形成不同的半导体（CPU、GPU 等），可以说是“为半导体注入了生命”。

消息人士称三星公司已从 Lam Research 公司引进了五台 Mo 沉积机，此外还计划明年再引进 20 台设备。

除三星电子外，SK 海力士、美光和 Kioxia 等公司也在考虑使用钼。和现有 NAND 工艺中所使用的六氟化钨（WF6）不同，钼前驱体（molybdenum precursor）是固态，必须在 600℃ 的高温下才能升华直接转化为气态，而这个过程需要单独的沉积设备。

三星今年 5 月报道，已经启动了首批第九代 V-NAND 闪存量产，位密度比第八代 V-NAND 提高了约 50%。

第九代 V-NAND 配备了下一代 NAND 闪存接口“Toggle 5.1”，可将数据输入 / 输出速度提高 33%，最高可达每秒 3.2 千兆位（Gbps）。除了这个新接口，三星还计划通过扩大对 PCIe 5.0 的支持来巩固其在高性能固态硬盘市场的地位。