nand阵营fg 3D-NAND向500层进发，天花板在哪里？-报价-上海羊羽卓进出口贸易有限公司

nand阵营fg 3D-NAND向500层进发，天花板在哪里？

发布时间 : 2025-01-23

作者 : 小编

访问数量 : 23

扫码分享至微信

3D-NAND向500层进发，天花板在哪里？

自2014年3D NAND问世，就一直聚焦着全世界的目光。经过多年的沉淀，3D NAND行业可谓是"百家"峥嵘。说"百家"是有点夸张了，说白了，3D NAND行业也就是指三星、东芝、西部数据、美光、SK海力士等这些Flash原厂巨头，因为他们基本完全把控着3D NAND的命脉。中国公司此前在此领域毫无话语权，甚至连收购、合作外资公司都没可能，想获得突破还得靠国产公司自立。值得欣慰的是，长江存储科技在武汉投资国家存储芯片基地，已经迎头赶上，迈进第一阵营。

3D-NAND的层数堆叠，已经成为各大厂商竞相追逐的目标。目前主流厂商已经到了第6代工艺，Micron刚刚宣布完成232L 3D TLC NAND，读写性能都得到大幅提升，采用的是双堆栈技术。

从Micron透露的路标来看，对NAND技术的研发也是持续投入，争取一直处于领先的地位，当前主要在TLC，后续会在QLC继续发力。据了解，Micron在PLC NAND上暂时未打算重点投入，这也跟PLC NAND的可靠性需要更大的技术支撑，研发投入更大有关。同样的工艺研发投入，随着bit/cell的增加，容量的收益却在下降。

更多PLC/QLC信息请参考：PLC SSD虽来但远，QLC SSD火力全开

在Micron宣布232层之后，海力士Sk Hynix也接着发布了238层 512Gb TLC 4D NAND。海力士这个4D NAND叫法，噱头大于实际意义，实际也是3D-NAND的变形，类似CuA架构，就是把电路单元放在存储单元之下(Peri Under Cell, PUC)而已.

镁光Micron和海力士SK Hynix发布的200L+的NAND，采用的都是Charge Trap Flash(CTF)。目前市场上，也仅剩Solidigm(Intel NAND卖给海力士后新成立的公司)还在坚持使用Floating Gate(FG)架构。与FG浮栅不同，FG浮栅将电荷存储在导体中，而CTF将电荷存储于绝缘体中，这消除了单元之间的干扰，提高了读写性能，同时与浮栅技术相比减少了单元面积。不过，FG浮栅对read disturb和program disturb的抗干扰比CTF要好，总体来说，CTF工艺成本更低，这也是大多数公司选择CTF的原因。

国内厂商YMTC自研的Xtacking技术也到了3.0，预计2023也将发布超过200L层的3D NAND，很可能层数在232层，采用6-plane的设计，相对4-plane的架构，性能将得到超过50%的提升。

根据目前各家NAND原厂的研发状态，预计在2025年，我们将会看到层叠超过500L的3D NAND。甚至在2030之前，超过800L的3D NAND也可能会进入大家的视野。 这听上去很Crazy，也许这就是技术的魅力。让我们拭目以待！

一文让你看懂三星第五代V-NAND技术

今年1月底，三星电子又发大招，推出采用第五代V-NAND技术的SSD产品——三星970 EVO Plus SSD。事实上，随着新一代3D NAND技术的不断成熟，速度更快的NVMe协议的SSD固态硬盘已经成为市场主流。

以前，我们见过的闪存多属于Planar NAND平面闪存，3D闪存则是立体堆叠的。打个比方，如果说普通NAND是平房，那么3D NAND则是高楼大厦。简单说，在3D NAND领域，谁堆叠的层数多，谁的产品性能就更先进。

众所周知，平面NAND闪存不仅有SLC、MLC和TLC类型之分，而且为进一步提高容量、降低成本，NAND的制程工艺不断进步。虽然更先进的制程工艺带来了更大的容量，但容量提升、成本降低的同时可靠性及性能都在下降。

与之相比，为提高NAND的容量、降低成本，存储厂商只需要堆叠更多的层数即可。

据悉，2bit MLC每cell单元存储2bit数据只需要一两打电子，3bit MLC(也就是TLC)的每个cell单元储存。随着制程工艺的不断革新，cell单元之间的干扰现象越来越严重。

三星的V-NAND不再追求缩小cell单元，而是通过3D堆叠技术封装更多cell单元，实现容量增多的目的。

传统上，SSD中使用的是浮栅极MOSFET(Floating gate MOSFET)，电子储存在栅极中，它相当于一个导体。这种晶体管的缺点是写入数据时，栅极与沟道之间会形成一次短路，这会消耗栅极中的电荷。

即每次写入数据，都要消耗一次栅极寿命。一旦栅极中的电荷没了，cell单元就相当于挂了，无法存储数据。

三星V-NAND闪存放弃浮栅极MOSFET，使用电荷攫取闪存(charge trap flash，简称CTF)设计。每个cell单元看起来更小了，但里面的电荷是储存在一个绝缘层而非之前的导体上，理论是没有消耗的。这种更小的电荷有很多优点，比如更高的可靠性、更小的体积。

据了解，使用CTF结构的V-NAND闪存被认为是一种非平面设计，绝缘体环绕沟道(channle)，控制栅极又环绕着绝缘体层。这种3D结构设计提升了储存电荷的的物理区域，提高了性能和可靠性。

相比传统的FG(Floating Gate，浮栅极)技术,三星NAND的电荷撷取闪存(charge trap flash，简称CTF)技术难度更小一点，因此这有利于加快产品量产。

目前，三星的3D V-NAND存储单元的层数(Layer)由2009年的2-layer逐渐提升至24-layer、64-layer，再到2018年的96-layer(层)。

参考资料：

1. https://zhuanlan.zhihu.com/p/21967038

2. https://zhuanlan.zhihu.com/p/48579501

3. https://news.mydrivers.com/1/273/273419.htm

3D-NAND向500层进发，天花板在哪里？

一文让你看懂三星第五代V-NAND技术

关于我们

产品中心

服务与支持