xlc nand flash SSD新范式｜NAND的扩容之路（一）：源自上个世纪的经典路线

发布时间 : 2024-11-23

作者 : 小编

访问数量 : 23

扫码分享至微信

SSD新范式｜NAND的扩容之路（一）：源自上个世纪的经典路线

2022年8月，NAND Flash的扩容之路同时收获了多条好消息。其中一组消息是：3D堆叠的层数突破200层大关，其中，SK海力士*公布的是238层，美光*和长江存储*的为232层。之前业界将堆叠层数推进到176层是2020年底的事情。另一个消息是：Solidigm在全球闪存峰会现场展示了PLC SSD ，这也意味着过去几年中只闻楼梯响的PLC技术正在走入现实。

诞生几十年来，NAND Flash一直保持着惊人的进步速度，从1980年代末初入市场时4Mb容量，发展到现在单芯片1.33Tb，容量增长了33万倍。作为参考，1980年代末的处理器，英特尔*80486，晶体管数量是120万个；2022年6月发布的苹果*M2处理器，晶体管数量是200亿个——在大致的时间跨度当中，处理器集成的晶体管数量增加了1.7万倍。可以说，没有什么半导体产品在密度的增长幅度、速度上可以与NAND Flash相提并论。

NAND Flash容量之所以获得如此“异常”的发展速度，是因为它综合了几种不同的技术（微缩、xLC、3D 堆叠）发展路线的红利。其中，微缩属于传统路线，xLC属于开挂般的操作，而3D堆叠就属于降维打击了。

路线一：微缩

从NAND Flash诞生，到本世纪的第一个十年，NAND Flash介质的发展与其他半导体技术基本相同，通过更高分辨率的光刻，不断微缩晶体管，从而带来存储密度和性能的提升。时至今日，CPU、GPU等依旧在尽力延续摩尔定律，在微缩道路上披荆斩棘。

但在进入本世纪第二个十年后，半导体的微缩之路遇到了瓶颈：波长更短的EUV技术迟迟不能量产，DUV技术的光学分辨率几经改良后也达到了极限，继续微缩需要使用多重曝光技术，14/16nm级别的微缩需要4重曝光，导致曝光次数、光罩数量剧增，成本高昂、成品率偏低。在22~28nm阶段，光刻微缩对晶体管成本的降低效应走到了尽头，晶体管进一步微缩，成本反而会提升。直到现在，EUV光刻机已经量产上市了，总算是勉强刹住了光罩数量飙升的势头，但由于EUV整个技术体系的成本依旧昂贵，每一代工艺节点的开发费用以数亿甚至突破十亿美元计。整体而言，2xnm等级的技术被认为是成本最优的方案。

对于DRAM、NAND Flash这种以量制胜的产品而言，单位成本是最为敏感的指标。如果成本不降反升，用户的使用量就很难增加。NAND Flash找到了其他的发展方式，使得在最近十年间，SSD的平均容量得以继续倍增，相对的，DRAM的平均容量发展就缓慢许多。大家可以回想一下，自己十年前的手机和笔记本电脑的存储参数，与现在的主流规格略作比较便知。

对于NAND Flash而言，微缩还有一些副作用：存储单元的绝缘层变薄了。NAND Flash的存储单元的绝缘层会在写入（擦除）操作中被磨损，较薄的绝缘层能够承受的写入操作次数也会变少，缩短了寿命。MLC NAND Flash在进入市场初期，宣称的耐久性是万次擦写，而进入20nm以下等级工艺之后，耐久性指标降到了3000次的级别。

路线二：xLC（SLC→MLC→TLC→QLC→PLC）

二进制是现代计算机的基石，用通、断两种状态，或高、低两种电平来代表信息（0、1）。早期还曾存在过3进制的系统，用正负电平和零位来代表信息（-1、0、1），理论上的计算效率更高，在电子管时代还是有一定影响力的，但如今已经湮没了。

NAND Flash诞生之初就是一个存储单元表现高、低两种电平状态，代表0和1。后来这种基本特性被称为SLC（Single-Level Cell，在每个存储单元中存储一位数据）。SLC有最好的耐久度和性能，时至今日依旧在发挥价值。基于SLC技术的SSD容量比较小，价格也很昂贵。早期进入电脑和服务器市场的SLC SSD主要是用作缓存盘使用。

在上世纪90年代，就开始有人想到：每个晶体管本质是三明治结构，即绝缘层-半导体-绝缘层。写入信息的本质是向半导体注入电子，电子会集中在半导体与绝缘层交界处。现在，重点来了：半导体与两侧的绝缘层有两处界面，如果我们只向一侧界面注入电子，是否可行？答案是可以！SONOS结构NOR Flash基于氧化物-氮化物-氧化物的单元结构，通过源和漏极的互换操作，从而分别将电子固定在氮化物半导体的两侧。两侧界面有（1）无（0）电子，就排列组合成了：11、10、01、00四种状态。那么，这四种状态能否测量（读取）呢？可以，因为电压会有差别，提升测量精度就可以区分。由此便实现了每单元2bit的存储。

思路一旦打开，我们还可以想到，控制电子注入量的方法也不仅仅是基于绝缘层界面的数量，通过控制时间、电压、温度等因素，都是有可能的。

相对于简单粗暴的0与1，这种技术路线被命名为MLC（Multi-Level Cell），字面意义是每存储单元中存储“多”位数据，但现在公认其含义是存储2位数据。MLC技术的出现，直接使得存储密度翻倍，相当于同样容量的价格减半。这样大的进步，让MLC NAND得以渗透消费类市场，如数码相机、U盘等。以上是2000年代初期的故事，再后来的事情就是SSD逐渐普及了。

顺着这样的思路，TLC（Triple-Level Cell）开始走入现实。TLC也被称为3-bit MLC，每个单元存储3位数据，电平划分为8档。与MLC的商品化领先于NAND Flash的爆发期不同，TLC进入的是一个成熟市场，引起了许多争议。而问题的本质是多值化技术的缺点开始变得明显了。由于需要区分更多的电平，MLC/TLC的写入操作需要花费较多的时间来建立精确的状态，这就导致写入速度明显变慢，延迟是数倍甚至十倍以上的差距。另一方面，由于电平状态细致，存储状态更容易受到干扰，绝缘层磨损对存储单元的信号保持能力的影响更突出——换句话说就是TLC NAND的耐久性低于MLC NAND。

为了加深理解，我们可以用停车位的例子与xLC的特点做一下类比。一个车位停一辆车就是SLC，非常轻松愉快，一把轮停车入位是基操，出入自由。但这般潇洒的代价就是占地，物业费、停车费可不便宜。如果买小车，一个标准车位挤两辆车，或者两个车位挤三辆车，也是可以的。出门的时候发现车被挡着了，打电话找人挪车吧——这可能是很多人日常停车，尤其是社区停车的基操。一个车位停三四辆车呢？呃……那八成不是正经人了，要么是在“秀”，要么是卖车的……

转回正题，TLC就曾是人们眼中那个“不正经”的。所幸，TLC NAND Flash获得了堆叠技术和更强大主控的加持，这有点儿类似于修了立体车库，虽然也要增加一些时间，但整体还是比找人快多了，使用体验都还不错。随着TLC SSD的性能和容量相对早期MLC SSD体现了明显的代差优势，耐久性也超越了大多数场景的要求，终于成为当今主流。

QLC（Quad-Level Cell）和PLC（Penta-Level Cell），分别对应4位和5位数据。前者已经在鄙视链下游默默划水了几年，基本上解决了性能的问题，正迎来爆发期（参见上期的文章《“真香”定律又开始发挥作用了》），后者暂时还未商品化。如果PLC进入市场，其容量密度理论上将是TLC的1.67倍，这个增幅还是相当有吸引力的。

结语

在未来的文章中，我们会继续谈谈把TLC推上王座的“贵人”——3D堆叠技术。3D堆叠的效果大家都有所了解，那么，3D堆叠技术会有尽头吗？另外，QLC SSD的性能和寿命真的能堪大用吗？PLC是否会对未来存储技术产生广泛影响，进一步改变存储的理念呢？

*文中涉及的其他名称及商标属于各自所有者资产

所有明确列出的产品、计算机系统、日期和数字都是基于当前预期的初步设计，如有更改，恕不另行通知。

测试记录了特定测试中组件在特定系统中的性能。硬件、软件或配置上的差异将影响实际性能。在考虑购买时，请查询其他信息来源以对性能进行评估。

性能结果根据截至配置中所示日期已进行的测试得出，可能不会反映所有可公开获取的更新。有关详细信息，请参阅配置披露信息。没有任何产品或组件是绝对安全的。

Solidigm对非Solidigm产品的优化可能无法达到对Solidigm编译器或其他产品的优化程度。

Solidigm技术可能需要启用硬件、软件或服务激活。

在不同情况下，您的成本和结果可能会不同。

SSD新范式｜NAND的扩容之路二：3D堆叠，人类的工程奇迹

在《NAND的扩容之路（一）：源自上个世纪的经典路线》中，我们介绍了NAND Flash的微缩和多值化（xLC）。如果把xLC技术视作战力放大器，属于开挂的操作，那么通过堆叠提升密度就是NAND Flash相对于其他平面晶体管为主流的半导体产品的降维打击了。

3D NAND Flash的基本结构

上期的文章中我们提到过，3D NAND Flash是半导体行业中密度最高的产品。甚至，我们可以说它是人类制造/建造过的最为复杂的物体，它在单体中精密构造了数千亿个基本单元。人类最为恢弘复杂的物体——万里长城，所用到的砖块数量还不到10亿。3D NAND Flash绝对是工程上的奇迹。让我们来看看这样的奇迹背后是什么样的构思和挑战的。

在上图中，绿色的是存储单元部分，红色的则是字线（负责存储单元栅极的水平联通）。在3D堆叠中，绿色的存储部分一层一层地平铺、叠加。每层存储单元至少由一层氮化物半导体和一层氧化物绝缘层构成。存储单元会在半导体（绿色）部分构建起来。

细心的读者会留意到，上图左边的2D NAND中，绿色部分是独立的小方块，每个小方块就是一个存储单元。那右图中的存储单元是什么呢？答案就是垂直方向的圆柱体（管道）和绿色部分交界的部分。

这张图展示了每个存储单元的构成。左半部分是2D NAND的存储单元结构，每个单元由硅基底（灰色）、电荷存储层（导体或半导体，由蓝色表现）和控制栅极（绿色）组成。3D NAND当中的每个存储单元，相当于2D NAND单元垂直布置，并旋转了90度，从垂直方向截面看，其实二者是等效的。图中每个3D NAND存储单元在垂直方向的间隔，将通过沉积氧化物绝缘层填充。

灰色部分的多晶硅是“共用”的，在2D NAND中，它被称为硅基底（Substrate-Si），而在3D NAND中，它是“硅通道”（Si Chanel）。硅通道将贯通垂直方向排列的多层存储单元，作用类似于电梯井。可以想象，随着3DNAND堆叠层数的增加，楼层越来越多，这个“电梯井”就会越来越高。实际上，造“电梯”的能力确实直接制约了3D NAND的堆叠潜力。以NAND Flash的容量计，每一层将有数以百亿计的单元，再叠加若干层，组织起来就是下图的效果，相当的“密集恐惧症”。其中所需建造的电梯数量也是数百亿甚至更多的量级。

自2013年开始，NAND Flash走上了垂直堆叠存储单元的路线，从最初的24层一路上升，32层、48层、64层、72层、96层……一直发展到现在的23x层。业内有乐观预计2025年左右会达到500层，2030年左右达到800层。

3D堆叠NAND的优点

1、存储密度大幅度提升。

存储单元增加垂直方向的堆叠，相当于平房变楼房，容积率大增。同时，由于垂直方向的容量密度提升，同等容量芯片的面积可以持续缩小，譬如SK海力士*最新的238层NAND Flash，512Gb TLC Die面积为35.58mm2，密度为14.39 Gbit/mm2。作为对比，SK海力士* 128层的512Gb TLC Die面积为66.02mm2。在容量相同的情况下，前者的层数为后者的1.86倍，后者的面积恰好也大约是前者的1.86倍。我们大致可以理解为，SK海力士*这两代介质的存储单元工艺基本保持稳定，密度的提升主要来自于堆叠。

我们还可以把目光放在更久远的历史上，如：15nm平面NAND MLC Die的容量密度仅为1.28Gb/mm2，早期32层3D NAND的容量密度为1.87Gb/mm2。在不到十年的时间中，238层3D NAND的容量密度相对2D NAND或者早期3D NAND的，有了大约10倍量级的增长。

芯片面积的缩小，意味着每块晶圆上可以产出更多的颗粒，而且良率可能会更高。更小的芯片面积还可以减少封装后成品的面积，或者提供更好的封装灵活性。

2、存储单元的寿命有保证。

上期的文章提到过，NAND Flash的擦除操作会对绝缘层造成磨损。平面工艺微缩时，绝缘层也会变薄，对磨损的承受能力也随之下降。3D堆叠路线中，存储单元对尺寸微缩的要求较小，绝缘层厚度相对有保证，存储单元寿命比较稳定。如此一来也就解决了早期NAND密度增加、成本降低但寿命缩短的尴尬，用户对新品迭代的可靠性预期不再下降，相反，随着应用经验的积累，以及控制器纠错能力的提升，用户对SSD越来越放心。对于颗粒生产商而言，暂缓光刻技术研发，专注沉积与蚀刻的工艺、材质，也可以提升开发效率。

3、3D堆叠还实质性地提升了存储单元的吞吐能力。

目前TLC NAND颗粒的接口带宽已经达到2400MT/s，作为对比，2D NAND时代末期，ONFi 3.0定义的介质带宽为400MT/s。换句话说，在大致10年间，NAND颗粒实用的接口带宽有6倍的变化。同期的DRAM颗粒，大致是从DDR4 2133发展到当前的DDR5 5600，约3倍的变化。虽然NAND和DRAM的技术特点不可直接比较，但过去10年中，走3D堆叠路线的NAND获得的密度和性能增长速度均快于走微缩路线的DRAM。

凡是皆有利弊两面，3D堆叠的优点如此突出，那肯定也会有缺点的。毕竟，楼房比平房划算，但楼层并没有高耸入云，日常遇到的以十几层和几十层的楼为主，摩天大楼总归没有普及。因为超高层建筑会面临施工困难、维护昂贵、消防无力的问题。3DNAND Flash肯定也会遇到类似的挑战。接下来的文章，我们会直面堆叠之路的缺点、难点，以及一些跨越瓶颈的实践。