nand 坏块出厂「收藏」Flash闪存颗粒和工艺知识深度解析

发布时间 : 2024-11-24

作者 : 小编

访问数量 : 23

扫码分享至微信

「收藏」Flash闪存颗粒和工艺知识深度解析

[收藏] Flash闪存颗粒和工艺知识深度解析

原创： Hardy 架构师技术联盟 5天前

Wafer即晶圆，是半导体组件“晶片”或“芯片”的基材，从沙子里面高温拉伸生长出来的高纯度硅晶体柱(Crystal Ingot)上切下来的圆形薄片称为“晶圆”。采用精密“光罩”通过感光制程得到所需的“光阻”，再对硅材进行精密的蚀刻凹槽，继续以金属真空蒸着制程，于是在各自独立的“晶粒”(Die)上完成其各种微型组件及微细线路。对晶圆背面则还需另行蒸着上黄金层，以做为晶粒固着(Die Attach) 于脚架上的用途。

以上流程称为Wafer Fabrication。早期在小集成电路时代，每一个6吋的晶圆上制作数以千计的晶粒，现在次微米线宽的大型VLSI，每一个8吋的晶圆上也只能完成一两百个大型芯片。我们NAND Flash的Wafer，目前主要采用8寸和12寸晶圆，一片晶圆上也只能做出一两百颗NAND Flash芯片来。

NAND Flash Wafer

Wafer的制造虽动辄投资数百亿，但却是所有电子工业的基础。晶圆的原始材料是硅，而地壳表面有用之不竭的二氧化硅。二氧化硅矿石经由电弧炉提炼，盐酸氯化，并经蒸馏后，制成了高纯度的多晶硅，其纯度高达99.99%以上。晶圆制造厂再将此多晶硅融解，再在融液里种入籽晶，然后将其慢慢拉出，以形成圆柱状的单晶硅晶棒，由于硅晶棒是由一颗晶面取向确定的籽晶在熔融态的硅原料中逐渐生成，此过程称为“长晶”。硅晶棒再经过切段，滚磨，切片，倒角，抛光，激光刻，封装后，即成为集成电路工厂的基本原料——硅晶圆片，这就是“晶圆”。

下图是NAND Flash生产简要流程:

Die 就是芯片未封装前的晶粒,是从硅晶圆(Wafer)上用激光切割而成的小片(Die)。每一个Die就是一个独立的功能芯片，它无数个晶体管电路组成，但最终将被作为一个单位而被封装起来成为我们常见的闪存颗粒，CPU等常见芯片。

什么是ink Die

在晶圆制造过程中，会对Wafer中的每个Die进行严格测试，通过测试的Die，就是Good Die，未通过测试的即为Ink Die。这个测试过程完成后，会出一张Mapping图，在Mapping里面会用颜色标记出不良的Die，故称Ink Die。

Flash芯片封装分类

目前NAND Flash封装方式多采取TSOP、FBGA与LGA等方式，由于受到终端电子产品转向轻薄短小的趋势影响，因而缩小体积与低成本的封装方式成为NAND Flash封装发展的主流趋势。

TSOP: (Thin smaller outline package )封装技术，为目前最广泛使用于NAND Flash的封装技术，首先先在芯片的周围做出引脚，采用SMT技术（表面安装技术）直接附着在PCB板的表面。TSOP封装时，寄生参数减小，因而适合高频的相关应用，操作方便，可靠性与成品率高，同时具有价格便宜等优点，因此于目前得到了极为广泛的应用。

BGA: (Ball Grid Array也称为锡球数组封装或锡脚封装体 )封装方式，主要应用于计算机的内存、主机板芯片组等大规模集成电路的封装领域，FBGA 封装技术的特点在于虽然导线数增多，但导线间距并不小，因而提升了组装良率，虽然功率增加，但FBGA能够大幅改善电热性能，使重量减少，信号传输顺利，提升了可靠性。

采用FBGA新技术封装的内存，可以使所有计算机中的内存在体积不变的情况下容量提升数倍，与TSOP相比，具有更小的体积与更好的散热性能，FBGA封装技术使每平方英寸的储存量有很大的提升，体积却只有TSOP封装的三分之一，与传统TSOP封装模式相比，FBGA封装方式有加快传输速度并提供有效的散热途径，FBGA封装除了具备极佳的电气性能与散热效果外，也提供内存极佳的稳定性与更多未来应用的扩充性。

LGA: (Land Grid Array ) 触点陈列封装，亦即在底面制作有数组状态坦电极触点的封装，装配时插入插座即可，现有227 触点(1.27mm中心距)和447 触点(2.54mm 中心距)的陶瓷LGA，应用于高速逻辑 LSI 电路，由于引线的阻电抗小，对高速LSI 相当适用的，但由于插座制作复杂，成本较高，普及率较低，但未来需求可望逐渐增加。

Flash芯片封装叠Die(Stack Die)

由于NAND Flash单颗Die的容量有限，为了实现更高的容量，需要在一个封装片内堆叠几个Die。在Wire Bond的时候，用金线互连。

目前单颗Die的容量最高的为Micron公司的MLC 4GB，目前最先进的堆叠技术可以叠8层，因此理论上MLC单颗封装片可以做到32GB。Micron公司计划在09年Q4推出此容量的封装片。

Flash芯片TSOP封装和BGA封装的内部结构

TSOP封装只需要一个引脚框架，把NAND FLASH Die的Pad打线(Wire Bond)连接到引进框架上面即可。封装技术简单，成本低。但其打线方式只能从两边打线，因此stack die就比较困难。

BGA封装与TSOP封装不同在于其采用了Substrate，用电路板来对引脚走线，因此可以进行四面打线，这样在进行叠die的时候，就变得更加容易操作。但成本会比TSOP要高。

Flash芯片封装的尺寸，一些封装方式尺寸比较:

NAND Flash出货有两种产品样式:

一种是Wafer，即晶圆出货，这种产品样式一般客户采购回去需要再测试和COB封装等，这种客户多为闪存卡大客户。

一种是封装片出货，NAND Flash目前最普遍采用的是48TSOP1的封装方式，现货市场均为TSOP的封装片。

NAND Flash按工艺可分为SLC与MLC

SLC英文全称(Single Level Cell)即单层式单元储存。SLC技术特点是在浮置闸极与源极之中的氧化薄膜更薄，在写入数据时通过对浮置闸极的电荷加电压，然后透过源极，即可将所储存的电荷消除，通过这样的方式，便可储存1个信息单元，这种技术能提供快速的程序编程与读取，不过此技术受限于Silicon efficiency的问题，必须要用较先进的流程强化技术，才能向上提升SLC制程技术。

MLC英文全称(Multi Level Cell)即多层式单元储存。Intel在1997年9月最先开发成功MLC，其作用是将两个单位的信息存入一个Floating Gate(闪存存储单元中存放电荷的部分)，然后利用不同电位(Level)的电荷，通过内存储存的电压控制精准读写。MLC通过使用大量的电压等级，每一个单元储存两位数据，数据密度比较大。SLC架构是0和1两个值，而MLC架构可以一次储存4个以上的值。因此，MLC架构可以有比较高的储存密度。

TLC英文全称(Triple Level Cell)即一个单元可以存储单元可以存储3bit，因此需要8个等级的电位进行编码解码才能实现。其实TLC是属于MLC的一种。

SLC和MLC的基本特性表

Flash坏块的形成

NAND Flash的存储原理是，在写入(Program)的时候利用F-N隧道效应(Tunnel Injection隧道注入)的方法使浮栅充电，即注入电荷；在擦除(Erase)的时候也是是利用F-N隧道效应(Tunnel Release隧道释放)将浮栅上的电荷释放。

隧道注入和隧道释放的产生都需要十几伏的瞬间高电压条件，这对浮栅上下的氧化层会造成一定损伤，因此这样重复的操作(P/E Cycle)是有限的。SLC大概是100K次，MLC大概是10K次。达到读写寿命极限的时候存储单元就会出现失效，然后就会造成数据块擦除失效，以及写入失效，于是就会被标记起来，作为坏块，并将这个标记信息存放在Spare Area里面，后续操作这个Block时，需要Check一下这个信息。

Flash固有坏块

由于制造工艺的原因，通常普通的NAND FLASH从出厂开始就有坏块了，一般在2‰以下。一般芯片原厂都会在出厂时都会将坏块第一个page的spare area的第6个byte标记为不等于0xff的值。

NAND Flash的存储单元是有使用寿命的

NAND Flash的存储原理是，在写入(Program)的时候利用F-N隧道效应(Tunnel Injection隧道注入)的方法使浮栅充电，即注入电荷；在擦除(Erase)的时候也是是利用F-N隧道效应(Tunnel Release隧道释放)将浮栅上的电荷释放。隧道注入和隧道释放的产生都需要20V左右瞬间高电压条件，这对浮栅上下的氧化层会造成一定损伤，因此这样重复的操作(P/E Cycle)是有限的。SLC大概是100K次，MLC大概是10K次。

三星估算的SSD硬盘的寿命

如果每天对SSD写入4.8GB的数据，假设SSD总容量为16GB，那么，你至少需要3.34天才能对整个SSD的每个单元擦写一次；如果此SSD为擦写次数为100K的SLC单元，那么，你至少需要3.34×100K天才能使这个SSD完全失效；3.34×100K天＝913年，因此16G的SSD可以使用913年 。那么，如果是MLC的话，也至少可以使用91.3年。

晶圆制程工艺发展历史

芯片制程工艺是指晶圆内部晶体管之间的连线间距。按技术述语来说，也就是指芯片上最基本功能单元门电路和门电路间连线的宽度。

主流厂商的晶圆制程工艺以及下一代制程工艺的情况，如下表。

芯片制造工艺在1995年以后，从0.5微米、0.35微米、0.25微米、0.18微米、0.15微米、0.13微米、90纳米、75纳米、65纳米一直发展到目前最新的34纳米。

一步步印证了摩尔定律的神奇。以90纳米制造工艺为例，此时门电路间的连线宽度为90纳米。我们知道，1微米相当于1/60头发丝大小，经过计算我们可以算出，0.045微米(45纳米)相当于1/1333头发丝大小。可别小看这1/1333头发丝大小，这微小的连线宽度决定了芯片的实际性能，芯片生产厂商为此不遗余力地减小晶体管间的连线宽度，以提高在单位面积上所集成的晶体管数量。采用34纳米制造工艺之后，与65纳米工艺相比，绝对不是简单地令连线宽度减少了31纳米，而是芯片制造工艺上的一个质的飞跃。

目前最先实现34nm工艺的是Intel和Micron联合投资的IM，此技术被最先应用在了NAND FLASH上面，可见NAND FLASH的制程工艺跳跃是所有IC中最快的。

晶圆技术的发展都是受生产力驱动，必须向更小的制程间距和更大的晶圆尺寸发展。制程从2.0um、0.5um、0.18um、90nm一直到目前的34nm，晶圆尺寸从最初的5英寸发展到目前的12英寸，每次更迭都是一次巨大的技术跳跃，凝聚了人类科技的结晶，也一次次印证了摩尔定律的神奇。

晶圆尺寸的大约每9年切换一次。而晶圆制程由最初的几年更迭一次，到目前的基本上每年都能更迭一次。

更多内容和“闪存技术、产品和发展趋势全面解析”全面的闪存技术电子书，请点击“了解更多”查阅。

NOR闪存基础知识

电子产品因数据存储、内部指令执行、系统数据交换等功能需要，往往在设计上有一定存储空间的需求。单片机自身的存储有时不能满足实际应用的需要。因此，电子工程师在产品设计时会采用各种闪存（Flash Memory）芯片。

NOR闪存和NAND闪存

嵌入式工程师或者电子工程师在选择闪存时必须考虑很多因素：采用哪种类型的架构（NOR或NAND）？是选择串行接口（serial）还是并行接口（parallel）？是否需要纠错码（ECC）？等等。如果处理器或控制器只支持一种类型的接口，选择起来就相对容易。然而现实情况往往并非如此。这里我们先来认识一下闪存的两种架构：NOR和NAND。

NOR架构的布线和结构如下图所示。每个记忆单元互相独立，都有一段直连到地，组成一个类似NOR闸（或称“或非门”）的电路。当两个字线中有一个字线（Word Line）被拉低（0）时，相应的位线（Bit Line）就会被拉高（1）。而想要位线被拉低，则需要两个字线都拉低。

NOR Flash 闪存在硅上的布线和结构 (图片来源：维基百科)

NAND架构的布线和结构如下图所示。多个（通常是8个）记忆单元以类似NAND闸（或称“与非门”）的方式彼此串联。当所有的字线都拉高（1）时，位线就被拉低（0）。

NAND Flash 闪存在硅上的布线和结构 (图片来源：维基百科)

NOR闪存架构提供了足够的地址线来映射整个内存范围。这使其具有随机访问和读取时间短的优势，成为“代码执行”的理想选择。NOR架构另一个优点是在闪存的使用寿命内每个储存单元的好坏情况都是可知的。缺点包括单元尺寸较大，导致每比特成本较高，且写入和擦除速度较慢。

相比之下，NAND架构与NOR架构相比，单元尺寸更小，写入和擦除速度更高。缺点包括读取速度较慢，且采用I/O映射型或间接接口，比较复杂，不允许随机访问。另一个主要缺点是存在坏块。NAND Flash在出厂时通常有98%的单元正常工作，在产品的整个使用寿命中可能会发生额外的故障（坏块），因此需要在器件内部设置纠错码（ECC）功能。

总结NOR架构与NAND架构的区别如下：

一般来说，对于需要较低容量、快速随机读取访问和较高数据可靠性的应用，如代码执行所需，NOR闪存是一个很好的选择。比如，在物联网和人工智能技术蓬勃发展的今天，NOR闪存就可以应用在很多设备上来存储、运行程序以让产品更加智能。而NAND闪存则是数据存储等应用的理想选择，因为这些应用需要更高的内存容量和更快的写入和擦除操作，因此SSD等都是使用NAND闪存。

目前NOR闪存市场占有率排名靠前的有华邦（台湾）、旺宏（台湾）、兆易创新（中国大陆）、赛普拉斯（美国）、美光（美国）。行业内主流NOR Flash产品的工艺节点仍为65nm。合肥恒烁半导体在2020年4月推出50nm高速低功耗产品，中国大陆半导体厂家已经开始在NOR闪存的赛道奋起直追。而NAND 市场占有率主要集中在三星（韩国）、东芝（日本）、西部数据（美国）、美光（美国）、英特尔（美国）、SK海力士（韩国）等传统大厂手上，国产厂商与之还存在一定技术差距。但也有好消息传来：长江存储在2020年初宣布将跳过96层，直接量产128层闪存，惟具体时间表还没有公布。

NOR闪存的电气接口

NOR闪存刚问世时，采用的是带有并行地址和数据总线的并行接口。随着密度的增长，并行接口的信号数逐渐提高，使得电路设计变得更加困难。在这种情况下NOR闪存的接口开始向串行发展，但相较并行接口其性能受到一定的影响。下面讨论几种采用不同接口方式的NOR闪存。

并行NOR闪存的电气接口

顾名思义，并行NOR闪存使用类似SRAM的并行地址和数据总线与存储器控制器进行接口。市场上的并行NOR Flash器件一般支持8位（8-bit）或16位（16-bit）数据总线。地址总线的宽度取决于Flash的容量。地址总线的宽度可以用以下公式计算：

总线宽度 = log2 (以bit计的总容量 / 以bit计的数据总线宽度)

根据此公式我们可以算出具有16位数据总线的2-Gbit（256MB）NOR闪存将有27条地址线。一个256MB的内存如果使用并行接口的话，算上片选、重置等脚位后将会有30多个电气接口，给电路设计带来很大的难度。

我们再来看看除了地址线以外并行接口还需要哪些信号：

并行NOR闪存的接口方式(图片来源：赛普拉斯)

不难看出并行NOR闪存使用的接口数会非常多，给电路设计带来很大困难。因此目前大多数的NOR闪存都采用了串行接口。

串行NOR闪存的电气接口

串行接口的接口数量大大减少，可以实现更小的器件封装和更简单的PCB布线。缺点是牺牲了NOR闪存的主要优势之一，即直接随机存储访问。

串行NOR闪存通常使用串行外设接口(标准SPI)协议与存储器控制器连接。为了实现更高的速度，可以使用双SPI(Dual SPI)和四SPI(QUAD SPI)接口。

标准SPI 通常就称SPI，它是一种串行外设接口规范，有4根引脚信号：CLK, CS, MOSI, MISO。而Dual SPI 只是针对闪存的SPI接口而言，不是针对所有SPI外设。对于闪存的SPI链接，全双工模式并不常用，因此Dual SPI扩展了MOSI和MISO的用法，让它们工作在半双工，以加倍数据传输。也就是对于闪存的Dual SPI，可以发送一个命令字节进入Dual模式，这样MOSI变成SIO0，MISO变成SIO1，一个时钟周期内就能传输2个bit数据。而Qual SPI 与Dual SPI类似，再增加了两根I/O线（SIO2, SIO3），可以在一个时钟周期内传输4个bit。

我们以合肥恒烁半导体出品的32M-bit(4MB) NOR闪存ZB25VQ32B为例：

Datasheet of ZB25VQ32B(ZBIT Semi)

从ZB25VQ32B的规格书我们可以看到，在数据传输方式上，该NOR闪存同时支持Standard SPI、Dual SPI和Quad SPI三种方式。得益于串行接口，ZB25VQ32B的封装采用SOP-8(5.3mm x 7.9mm)和DFN-8(3mm x 4mm)这种8个管脚的小型封装，大大简化了电路设计。

ZB25VQ32B的管脚与封装

ZB25VQ32B的管脚说明如下：

ZB25VQ32B 管脚及说明

串行NOR闪存的接口方式(图片来源：赛普拉斯)

跟并行传输每个时钟周期可以传输8或者16个bit数据比，串行接口的传输速率低了很多（每个时钟至多4bit），但是这是硬件设计上的必要妥协。市面上大多数的串行NOR闪存在不同厂商之间都是兼容封装的，因此即使在设计阶段完成后，也可以很容易地更换器件。这使得开发人员不仅可以在不同厂商之间进行更换，还可以迁移到其他更大或更小容量的NOR闪存器件上，而不必完全重新设计系统。以合肥恒烁半导体3V ZB25系列NOR闪存为例，以下不同容量的闪存之间都采用了相同的封装，电子工程师可以根据产品设计需要选择合适的产品：

8MBit, ZB25VQ8016MBit, ZB25VQ1632MBit, ZB25VQ32128MBit, ZB25VQ128等等

NOR闪存应用的电路原理图

以ZB25VQ32这类SOP-8封装的NOR闪存为例：