小白也能看懂 半导体制程工艺生产的秘密

　　昨天三星宣布全新的 10nm LPP 工艺已经投产了，而 LPP 工艺相比骁龙835使用的 LPE 工艺，性能提升了10%，功耗下降了15%。但作为一个辣鸡小编，其实我是看不太懂的，都是10nm制程，怎么还能提升性能呢？这些 LPP、LPE 都是指的什么，还有之前看到的 FinFET 这些词又都指的什么？相信和小编有同样疑问的读者不在少数，索性今天我们就来刨根问底一番，看看现在火热的半导体究竟有哪些秘密。

　　制程的秘密：多少nm很重要吗?

　　摩尔定律大家肯定都知道：每过18个月，单位面积上的晶体管数量增加一倍嘛！然而多年来半导体制程从65nm到32nm，再到28nm，还有近两年的14nm、16nm和10nm，感觉也没什么规律啊！这里我们就需要认识一下尺寸的计算方式，以及“半代升级”和“整代升级”的概念了。

　　首先，单位面积内晶体管数量翻倍并不意味着制程就要缩小一半，缩小一半的话单位面积晶体管数量不就翻4倍吗？所以如果要保证两倍的成长，那么整代升级应该乘以0.7。所以从14nm 到10nm，以及后面从10nm 到7nm，都是遵循了摩尔定律的整代升级。

　　但是在几年以前，我们却经历过一段“半代升级”的风潮，打破了0.7的规律。在 40nm 前后几年，正好是存储器需求飞速发展的时间段，考虑到0.9倍的制程升级就能将闪存容量提升1.24倍，且0.9倍的升级技术简单，半年就能完成，所以不少代工厂开始“半代升级”制程来帮助 NAND 闪存厂商抢占市场。

　　正常来说制程升级应该是45nm—32nm—22nm—14nm—10nm，也就是经典的Tick Tock。但是台积电当年在 45nm 之后却推出40nm，这也迫使英特尔和三星等厂商打破了规律，在2010年前后启用了 NAND 专属的 35nm 制程（有趣的是华为海思四核也用了35nm 制程）。而鸡贼的台积电后来又跳到 28nm，抢占制程高地，这显然让英特尔和三星很不开心，所以后期三星和英特尔都回到了正常的升级策略，并且从那以后，英特尔就一直对半代升级嗤之以鼻（恼羞成怒）。

　　而台积电在坚持了 20nm 和 16nm 两代之后，也主动回到了 10nm 的正轨。原因非常简单，因为 NAND 颗粒并不是制程越小性能越好，20nm 之后就会发生严重的电子干扰，所以在 20nm 制程后，各大厂商都转向了3D NAND 技术（如果大家对闪存有兴趣我们今后也可以科普），再往后大家也不在 NAND 的制程上较劲了。

　　工艺的秘密：这些字母其实很好懂

　　至于后缀的那些英文其实也不难理解，比如 FinFET 工艺（注意哦，多少纳米叫制程，而后缀指的是工艺），这一工艺最早由英特尔在22nm 制程时提出，而现在英特尔、台积电和三星都用的 FinFET 。

　　因为制程中 22nm 是指每个晶体管中两个栅极之间的距离，所以 22nm 并不是指晶体管尺寸，一般一个 22nm 制程的晶体管尺寸高达 90nm ，而栅极间距越小电子流动的时间就越短，所以性能就提升了。但是随着栅极距离越来越小，绝缘效果就会下降导致漏电，所以每经过几代制程升级，就需要有一次工艺升级来解决这个问题。FinFET 之前已经有过High-K、HKMG 等工艺了，而 FinFET 之后，我们还会见证 FD-SOI 、GAA的竞争。

　　至于 FinFET 的原理，它的全称是“鳍式场效晶体管”，简单说来就是讲栅极之间的绝缘层加高，来增强绝缘效果减少漏电现象，是不是觉得挺傻瓜的？但往往是看起来很简单的想法，实现起来却无比困难。

　　说完了 FinFET，我们还有最后一个后缀，就是昨天报道中的 LPP、LPE 了，其实这些指的都是同一代工艺中的不同种类，比如 LPE（Low Power Early） 指早期低功耗工艺，而 LPP(Low Power Plus)指成熟的低功耗工艺，而适用于移动设备的 LP 系列其实还包含 LPC、LPU 。而且这些后缀并不是10nm 专属，三星 FinFET 工艺都是这样的命名方式，比如14nm FinFET 中，骁龙820是 LPP，而骁龙821则是 LPU。

　　并且除了 LP 系列之外，当然还有主打高性能的 HP(High Performance)系列， 这其中又分为很多种，这里就不展开讲了。但是这也只是三星芯片的划分方法，像台积电虽然也是 FinFET 工艺，但是却分为了FinFET Plus、FinFET Compact 等几种。

　　生产的秘密：光刻机被卡脖子啦！

　　说完了技术，我们最后不如落到生产上聊一聊？毕竟随着工艺的提升，对于生产设备的要求也越来越高了，过去各家在蚀刻晶圆的过程中用的都是深紫外光微影系统，简称 DUV，而随着制程超过10nm，现在 DUV 已经满足不了精度要求，这时极紫外光微影系统（EUV）就上线了。

　　说到 EUV 是不是觉得很眼熟？没错，不久前三星刚刚以1.5亿欧元每台的价格从 ASML 订购了10台 EUV ，然而 ASML 这么久也一共才生产了23台，很显然，三星是想在 8nm/7nm 时代抢占先机。这已经不是他们第一次这么做了，当初在 OLED 的发展初期，他们就买走了市面上仅有7台蒸镀机中的5台（蒸镀是OLED 生产中的重要步骤），借此延缓了 LG 和京东方的 OLED 生产计划。

　　总而言之，现在半导体行业在进入10nm 时代之后，无疑将会面临制程、工艺以及生产的三重挑战，未来三星、台积电和 Intel 是会继续三足鼎立，还是会有人旧人掉队、新人加入呢？我们拭目以待！

台积电：2nm节点进展顺利，2025下半年推出N3X、N2制程

IT之家 5 月 24 日消息，据台媒《MoneyDJ 理财网》报道，台积电高管在 2024 年技术论坛新竹场上称，其采用 Nanosheet 纳米片（GAA 晶体管）的 2nm 节点进展顺利。

台积电联席副 COO 张晓强表示，台积电的 2nm 制程进展“非常顺利”：目前纳米片的“转换表现”已达到目标 90%，按良率计算也超过了 80%。

台积电认为其 N2 制程在 2025 年推出时，将继续成为代工业界最领先的技术。

▲ 论坛上的张晓强。图源台积电官方社交媒体动态

另据外媒 Anandtech 整理，台积电将在 2025 下半年实现 N2 制程量产，同期还将带来 3nm 家族中面向 HPC 应用的 N3X 制程。

N3X 制程拥有更高的 1.2V 最大电压，相较 N3P 制程在相同频率下功耗降低 7%，在相同面积下性能提升 5%，在相同频率下密度提升 10%。另据IT之家此前报道，该节点有望从今年开始接获投片。

而在 2026 下半年，台积电将量产两个 2nm 家族变体制程：N2P 和 A16。

N2P 制程将相较 N2 制程在相同频率和密度下功耗降低 5~10%，在相同密度和功耗下性能提升 5~10%。

在 A16 节点，台积电将正式引入背面供电技术。该制程可在相同工作电压下，频率提升 8~10%；在相同频率下功耗降低 15~20%，密度至高提升 10%。

相关问答

3DNAND颗粒,其实也就是2DNAND颗粒在制程上达到了瓶颈后,为了进一步提升单区块颗粒容量大小后的、在技术上实现的新颗粒类型。如果将2DNAND比作是有着100平...

制程工艺越低,芯片越节能,电池的续航能力越好,其次,制程越低,其热功耗越低,更不易发热,散热结构越简单,笔记本也就越轻巧,当然,制程越低,其单位面积所能容纳的晶...

中芯国际宣布2020年年底将会量产N+1,7nm制程工艺,相比目前市场上的7nm要低10%。n+1并不是不需要光刻机,而是不需要荷兰ASML最新的EUV光刻机,其实N+1、N+2都不...

中芯国际的工艺节点命名采用“n+1”的形式,其中“n”代表当前最先进工艺节点的制程,“+1”表示比当前最先进工艺提升一个节点。中芯国际近期发展工艺节点大致...

n+1工艺:之前中芯国际联席CEO梁孟松博士公开过中芯国际N+1、N+2代工艺的情况,透露N+1工艺相比于14nm性能提升20%、功耗降低57%、逻辑面积缩小63%,SoC面积缩小...

[最佳回答]品质人员名称类QCqualitycontrol品质管理人员FQCfinalqualitycontrol终点品质管制人员IPQCinprocessqualitycont...

种技术可以使芯片的晶体管数量更多,从而提高了处理能力和性能。此外,3纳米光刻还可以降低能源消耗和生产成本,使芯片制造更加环保和经济。华为3纳米光刻将进...

cpu制程工艺非要追求7nm、5nm甚至2nm,为什么要追求这么小?这就跟胖子、瘦子、小孩的饭量是一个道理。体量越大所要占用的空间就越大、消耗就越大,吃的饭也就...

7nm和10nm的主要区别:1、栅长不一样。CPU的上形成的互补氧化物金属半导体场效应晶体管栅极的宽度,也被称为栅长。7nm制程可使CPU与GPU内部集成更多的晶体管,...

处理器架构和制程不同3450不是没有一二级缓存,如果没有缓存,处理器就废了,可能是你看的资料不完全目前所有处理器都有一级二级缓存,三级缓存只有INTEl处理器有...