nand焊接教程多芯片怎么键合？-行情-上海羊羽卓进出口贸易有限公司

nand焊接教程多芯片怎么键合？

发布时间 : 2024-11-23

作者 : 小编

访问数量 : 23

扫码分享至微信

多芯片怎么键合？

在最先进节点上「链接」开发芯片的成本和复杂性不断上升，迫使许多芯片制造商开始将芯片拆分成多个部分，而不是所有的部分都需要先进节点。挑战在于如何将这些支离破碎的碎片重新组合在一起。当一个复杂的系统被整体集成在一块硅片上时，最终的产品是组件设备的预算限制之间的妥协。例如，3D NAND需要高温多晶硅，但所需的温度会降低CMOS逻辑的性能。将内存和逻辑拆分为单独的晶圆，允许制造商独立地优化每一项技术。随着传感器、收发器和其他非cmos元件的加入，异构集成变得更加有吸引力。

问题是如何把所有的部分连接起来。整体集成依赖于完善的后端流水线(BEOL)金属化流程。当组件分开包装时，制造商就会采用球栅阵列和类似的设计。但当两个或更多的模具组装成一个包时，用于连接它们的工艺位于两者之间的一个模糊的中间地带。

许多系统封装设计依赖于焊接连接。拾取和定位工具将预接触的单点模放置在中间片上或直接放置在目标晶圆上。回流焊炉在单个高通量步骤中完成焊接键合。较软的焊锡材料也作为一个兼容层，否则可能降低粘结质量。

汶颢微流控芯片加工定制

不幸的是，基于焊料的技术不能扩展到图像传感器、高带宽内存和类似应用所需的高密度连接。焊接过程使焊料凸点变平并挤压，因此最终焊接的占地面积略大于凸点间距。当间距降低时，就没有足够的空间来进行坚固的连接。在2019年国际晶圆级封装会议上展示的工作中，Xperi的高桂莲和同事估计，基于焊料的集成的最小可行间距约为40微米。

铜锡焊点的机械性能较差，进一步限制了焊点的性能，导致了裂纹、疲劳失效和电迁移。该行业正在寻找一种可替代的固态键合技术，以促进进一步的间距缩放，但没有多少工艺能与焊接键合的高速、低成本和灵活性相匹配。

例如，无论选择何种键合方案，都必须能够适应键合垫和中间物的高度变化。处理温度也必须足够低，以保护设备堆栈的所有组件。当封装方案涉及多层夹层和附加芯片时，底层面临特别具有挑战性的热要求。每层以上的基础可能需要一个单独的粘接步骤。

也有人提出一种替代方法，铜-铜直接键合，这种方法的优势是非常简单。在没有夹层的情况下，温度和压力将顶部和底部垫片融合成一块金属，实现了最强的连接。这就是热压键合的原理。一个模具上的铜柱与第二个模具上的垫片相匹配。热和压力驱动界面的扩散形成永久的键。300℃的典型温度软化了铜，使两个表面彼此一致。然而，热压粘合需要15到60分钟，并且需要控制气氛以防止铜氧化。

清理表面后粘在一起

另一种与之密切相关的技术是混合键合，它试图通过将金属埋入电介质层来防止氧化。在一种让人联想起晶圆互连金属化的大马士革工艺中，电镀铜填充在电介质上的孔中。CMP去除多余的铜，留下相对于电介质凹陷的键合垫。将两个介质表面接触会产生一个临时的键合。

在2019年IEEE电子元器件和技术会议上，乐提的研究人员演示了使用水滴来促进对齐。Xperi集团解释说，这种键的强度足以让制造商组装一个完整的多芯片堆栈。

电介质键封装铜，防止氧化，并允许键合设备处于常温环境下。为了形成永久的结合，制造商利用铜较大的热膨胀系数进行退火处理。受介电的限制，铜被迫在其自由表面膨胀，弥合两个模具之间的间隙。铜的扩散会形成永久性的冶金键。在一个复杂的堆栈中，一个单一的退火步骤可以一次连接所有的组成芯片。在没有天然氧化物或其他阻挡物的情况下，相对较低的退火温度就足够了。

结合垫的高度由CMP确定，这是一个成熟的、控制良好的过程。由于所有这些原因，晶圆对晶圆混合键合技术已经在图像传感器等应用领域应用了好几年。晶圆与晶圆之间的键合应用需要晶圆之间的衬垫对齐，并依赖于高的器件产率来最小化损耗。两块晶圆上有缺陷的模具不太可能对齐，因此一块晶圆上的缺陷可能导致匹配晶圆上相应的好芯片的丢失。

模对晶圆和模对中间层的混合键合有可能打开更大的应用空间，允许在单个封装中实现复杂的异构系统。然而，这些应用程序还需要更复杂的流程流。虽然晶片对晶片和模对晶片(或中间层)工艺对CMP步骤和键合本身提出了类似的要求，但处理CMP后的单晶片更具挑战性。生产线必须能够控制由固有的杂乱的接合步骤产生的粒子，避免空洞和其他结合缺陷。

免责声明：文章来源汶颢www.whchip.com 以传播知识、有益学习和研究为宗旨。转载仅供参考学习及传递有用信息，版权归原作者所有，如侵犯权益，请联系删除

NAND闪存芯片封装技术综述

曹持论

（安靠封装测试（上海）有限公司，上海 200131）

摘要：

阐述存储器的发展与分类，NAND闪存芯片封装技术和封装的技术发展趋势，叠层芯片封装工艺包括先切后磨（DBG）工艺、芯片粘接技术、金线键合工艺。

0 引言

NAND闪存芯片封装是非常重要的一环，它直接影响着器件和集成电路的电、热和机械等性能，影响着最终电子产品的大小、重量、应用方便性、寿命、性能和成本。

1 NAND闪存芯片封装技术

多种多样的封装形式为满足电子元器件的功能，芯片保护，尺寸，性能及成本等要求。如果以载板种类来区分，可以分为引线框架类封装，层压板类封装以及晶圆级封装。NAND芯片的应用主要为存储，可以是用于计算机和服务器的固态硬盘，也可以是手机上的嵌入式多媒体卡（eMMC）和通用闪存（UFS），也可能是快闪存储卡（Micro SD）和优盘（USB卡）等。首先存储器最重要的性能就是存储密度，人们希望在有限的晶圆面积上有更大的存储容量，在封装上的就是采用芯片堆叠的方法来提升元器件的存储容量。叠层芯片封装虽然也有多种封装形式，但本质上是垂直多芯片封装。叠层芯片封装的一个好处是它可以在有限的封装体空间里增加系统的容量。NAND芯片的输入输出口的数量并不多，采用金线键合的方式有较强的经济性。

2 叠层芯片封装工艺

2.1 工艺流程

图1是典型的半导体封装的工艺流程，包括球阵列类产品和引线框架类产品。在塑封之前的工序在万级净化间作业，可以称为前道工序。在塑封之后的工序在十万级净化间作业，可以称为后道工序。不同的元器件，根据尺寸，性能，散热以及可靠性的要求，可能采用不同的封装形式，具体的工艺以及材料也会有不同的选择。拿NAND闪存封装来说，往往有多芯片堆叠的要求，可能会有如下一些工艺特点。

2.2 先切后磨（DBG）工艺

NAND闪存封装的特点就是多层芯片的叠层，为了能够放更多层的芯片，芯片的厚度就要足够的薄，传统的先磨后切的工艺在搬运过程中发生的晶片破损及切割加工时产生的背面崩裂现象，日本迪斯科（DISCO）公司开发了DBG工艺。

采用半切割用切割机对晶片表面的切割道实施开槽加工。在通常的切割加工中，会切割到晶片背面，直至完全切断。但是，在实施DBG工艺时，只切割到所要求的芯片厚度尺寸为止。完成半切割加工作业之后，先在晶片表面粘贴保护胶膜，再使用研削机进行背面研削加工。当研削到事先切入的切割槽时，晶片会被分割成一个个芯片，然后将完成分割作业的晶片通过联机系统搬运到框架粘贴机上，先实施位置校准作业，再粘贴到框架上的二合一胶膜上，然后剥离晶片的表面保护胶膜。最后，用激光或崩裂的办法把芯片粘接膜分开。

通过运用DBG工艺，可最大限度地抑制分割芯片时产生的背面崩裂及晶片破损，从而能够顺利地从大尺寸的晶片上切割出芯片。由于大幅度地减少了晶片的背面崩裂现象，所以能够在维持高抗折强度的同时，对晶片实施超薄加工，从而能够生产出高强度的芯片。另外，由于通过研削机的研削加工对芯片实施分离作业，所以可有效地避免薄型晶片在搬运过程中的破损风险。

2.3 芯片粘接技术

传统打线产品封装使用粘接胶实现芯片和芯片或者芯片和基板之间的粘接，对于NAND叠层芯片封装，芯片的厚度很薄，粘接胶很容易有爬胶的问题，焊接垫如被粘接胶污染，就会影响打线的良率。材料供应商开发了芯片黏接膜从而取代粘接胶，粘接膜有厚度一致性高，无爬胶，工艺稳定高等特点。值得一提的是，有些粘接膜可以让金线直接穿过，还有些粘接膜可以把整个芯片和金线完全覆盖住，从而在上面叠加芯片，以实现高度和设计灵活性的优化。

2.4 金线键合工艺

（1）单芯片打线是由芯片连接到引脚、线弧的最高点靠近芯片，较多采用正打键合，工艺相对简单，效率更高。对于叠层芯片来说，往往有悬垂臂的情况，即金线的上方有芯片的设计时，显然芯片与芯片之间的间隙很小，对线弧的高度就不能太高，弧高的控制就是叠层芯片打线工艺需要注意的地方。普通正打工艺金线焊线工艺的热影响区域位于球形焊点之上, 如果弧高过低, 线弧容易在球形键合的颈部断裂, 造成金线拉脱强度过低, 甚至导致封装可靠性大大降低。所以叠层封装可以采用反打工艺，引线需要改成从引脚引出连接到芯片、引弧最高点靠近引脚，或采用折叠正打工艺（Folded Forward Bond，FFL），加强颈部的强度。

（2）多芯片堆叠的设计，常规的打线方法需要从每一层的芯片焊盘引到基板的引脚上，但是其缺点也是很明显的，一是金线的用量比较大，二是由于引脚的强度及引脚长度有限，可能导致打线工艺性能降低或者没有足够空间打线的问题。一般采用瀑布式金线键合设计，如图2所示，以减少金线用量。通常采用投射针脚焊（Stand-off Stitch Bond，SSB）的方式，先在第一个芯片处焊点的焊球上再做个焊球，然后在第二个芯片的焊点进行球焊然后拉线至第一芯片的焊球上进行针脚焊，这样依次完成所有层的焊接，如图3所示。

3 NAND芯片封装的技术发展趋势

自二维（2D）NAND 晶圆制造工艺步入瓶颈之后，三维（3D）NAND的出现极大地推动闪存的发展。尽管每家的技术发展路线图各有不同，为提升存储密度，趋势是相同的，就是存储单元堆叠层数不断提升。主流量产的NAND芯片已经是64层，96层，144层等，未来可能出现超过200层的NAND芯片。随着3D NAND芯片技术的发展以及系统功能的增加，封装结构设计越来越复杂，带来了一些封装的技术挑战。移动设备的轻薄，推动封装形式的轻薄化。未来会采用更薄的基板和更小的锡球，成本的压力会追求更简化的生产工艺和低成本的材料。汽车行业的应用要求有高可靠性的封装形式。

存储的要求是更大的存储容量。封装设计可能变得复杂，为了在指定的封装尺寸下增加存

储的容量，设计上有了更多的芯片上下堆叠或更多的并排放置的芯片堆。我们需要把芯片的厚度减薄到足够的薄，对于封装良率的管控带来了很大的挑战。存储器功能和性能的要求，需要把倒装芯片，打线芯片，预封装芯片和被动元器件等放在一个封装体内，实现存储器的系统级封装。封装设计变得更加复杂，封装设计偏向定制化而非通用化，产品开发周期可能会增加，产品可靠性性能可能会降低。器件之间的电磁干扰驱使越来越多的元器件有屏蔽的要求，需要封装提供解决方案以带来更好的性能。（1）芯片的厚度是否会继续减薄，叠层的层数是否会继续增加，在3D NAND的结构中，存储容量会随着三维叠层中堆叠层数的增加而变大，芯片电路层的厚度不断增加，足够厚的硅衬底可以阻挡外界的离子通过衬底进入芯片电路层，从而易导致功能失效及可靠性问题。（2）硅通孔（TSV）目前主要用于摄像图片传感器（CIS），微机电系统（MEMS），2.5维封装（2.5D）和高带宽内存（HBM）上，NAND是否会从金线键合方式转向TSV方式，NAND的应用就是数据的存储，对数据传输速度的要求并没有动态随机存储器（DRAM）那么高。

4 结语

安靠中国是能够提供半导体后道完整交钥匙方案的供应商，包括晶圆凸块（Wafer bumping）, 封装，测试和可靠性测试。

多芯片怎么键合？

NAND闪存芯片封装技术综述

关于我们

产品中心

服务与支持