V-NAND到底是个啥？三星970EVO Plus强悍性能的背后

当我们在聊固态硬盘的时候，我们到底在聊些什么？经历了十数年的行业发展后，固态硬盘的技术规范和产品形态上逐步实现了统一，各家产品的差异已然上升到了内部架构和核心组件方面的技术代差上了。

简单剖析，固态硬盘产品的内核无外乎三大组件，用于调控整体存储功能和特殊机制的“大脑”即主控芯片，产品内部制作成本最高、担当存储重任的闪存颗粒，以及部分产品上用于产品支撑的缓存颗粒。

至于重要性而言，一举打破存储行业格局，让固态硬盘走入千家万户的存储介质，即闪存颗粒部分，可以说是区别固态硬盘好坏的最重要的内核组件。今天，笔者就以业界知名的三星970EVO Plus为实例，简单聊下关于闪存颗粒的技术和功能演变。

01 关于NAND闪存：单位电荷数Bit的变迁

NAND闪存，按照业界一般的理解， 本质上是一种长寿命的非易失性(在断电情况下仍能保持所存储的数据信息)的存储器，其中非易失性的突出特点，使得这种基于通断电存储的介质能够长久的保存数据，最终使得NAND闪存颗粒走向了前台；其实，熟悉闪存的朋友，可能还听过另一个词，即Dram颗粒，即动态随机存取存储器，同样是基于通断电的特性，只不过DRAM芯片的每次存储数据的过程中需要对于存储信息不停的刷新，无法实现长久存储，因而错过了这次“C位出道”的时机。

三星原厂NAND闪存颗粒

NAND闪存工作的原理是通过单位NAND内部电荷数Bit的通电和放电，实现对数据的存储。基于无机械结构的电荷存储优势，NAND闪存技术能够提供包括高性能、稳定、耐摔耐磕碰、一体成型故障率低等多种特点，迅速成为了各家存储厂商研发的重点。

因而，为了进一步提升NAND闪存容量，满足用户对于大容量存储的需求，在以三星、东芝、Intel等领先的NAND原厂推进下，研发出了不同电荷数Bit的多种NAND颗粒，即为SLC(1bit）、MLC（2bit）、TLC(3bit)、QLC(4bit)以及处于实验阶段即将量产的PLC（5bit）等类型。

不同颗粒类型的bit数分布

可随着单位电荷数Bit的堆叠，带来了两个后果，一是单位电荷Bit的增加对于半导体工艺制程的要求越来越高，从50nm制程一路升级到14/15/16nm制程，半导体制程工艺越来越无法满足更多单位电荷数Bit的堆叠了；二是单位电荷数Bit的堆叠，会在狭小的NAND闪存内部产生大量的干扰电流，严重影响闪存产品的性能和寿命。

02 三星V-NAND技术：从平面到垂直的创新性探索

为了解决单位堆叠的带来的电荷干扰问题以及半导体工艺的瓶颈，三星创新性的提出了在原有制程的基础上将NAND闪存以3D堆叠的形式，封装在NAND闪存之中，一方面解决了在平面的狭小空间内多个电荷数排列产生的电子干扰问题，保证了产品的质量和性能；

全球首款V-NAND技术产品

更为重要的是，解决了工艺制程无法推进容量提升的瓶颈，用3D堆叠替代2D平面排列，让NAND闪存以垂直的形式进行排列，进而提升了总体的容量。

V-NAND和普通2D NAND

朴素的理解就是，此前的NAND闪存就像在单位面积的地基上盖平房，平房的容积是恒定的，要想提升入住人口，只能无下限的降低单位容积率，其后果就是制造工艺和电磁干扰；

而V-NAND技术诞生之后，2D的平房变成了3D垂直的楼房，理论上只要高度不限制，单位面积的地基上的可利用容积几乎等同于无限，即避免了制程工艺的瓶颈又解决了电磁干扰的问题。

01 V-NAND技术是三星970EVO Plus强劲性能的有力支撑

三星V-NAND技术从2013年引入市场，便引发了全行业的关注，从初代的32层（即在单位面积上的堆叠层数）到后续的64层，直到9X层，根据公开消息，三星V-NAND技术或将提升到200+层堆叠，最大限度的提升单位闪存的利用率。

而笔者手中这款三星970EVO Plus便是采用三星全新V-NAND技术研发的旗舰级产品，基于V-NANDND技术在容量和稳定性上巨大优势，搭配着三星自研的Phoenix主控，使得三星970EVO Plus的性能实现了超越。

根据官方提供的数据，三星970EVO Plus最大读取性能达到了3500MB/S，最大写入性能也达到了3300MB/S，几乎达到了消费级固态硬盘的巅峰水准。作为一款推出了数年的旗舰级固态硬盘，在即将踏入存储新纪元的当下，依旧没有任何一款同级别的PCIE3.0固态能够在性能上实现对970EVO Plus的绝对超越。

实测性能

这背后的原因，无外乎三星在V-NAND技术上的近十年的积累，以及在此基础上进行的主控配对和优化。

多说一句，随着PCIE4.0时代的来临，三星也将在新世代推出旗舰级980PRO固态硬盘，进而延续PCIE3.0时代的行业地位，可以预见的是，980PRO固态硬盘依旧会在V-NAND堆叠、主控性能方面实现大跨越的升级，至于三星970EVO Plus则还是会成为PCIE3.0世代下的王者存在。

4D闪存+176层，SK Hynix做到了

继美光之后，SK海力士宣布完成了业内首款多堆栈176层4D闪存的研发，容量512GB/64GB，TLC。SK海力士透露，闪存单元架构为CTF（电荷捕获），同时集成了PUC技术。公司将样品提供给controller公司去制作解决方案产品

海力士一直在推广96层NAND Flash产品中的4D技术，该产品将电荷阱闪存(CTF)与高集成度Peri相结合，并采用单元(PUC)技术。新的176层NAND闪存是第三代4D产品，从制造上来说，其能够确保业内最佳的每片晶圆产出。与上一代相比，除了容量增加35%，它采用2分裂单元阵列选择技术后，单元的读取速度比上一代提高了20%，在不增加进程数量的情况下，采用加速技术的数据传输速度也提高了33%，达到1.6Gbps。

对于移动解决方案产品，最大读取速提高了70%，最大写入速提高了35%，SK海力士计划在明年年中发布消费者和企业SSD，从而扩大产品的应用市场。

从技术层面来讲，NAND闪存层数的增加，会导致电池电流减少，沟道孔扭曲，以及由于双叠层未对准而引起的单元分布恶化。SK海力士通过采用创新技术，如单元层间高度降低、层变量定时控制和超精密对准，克服了这些挑战，并开发了行业顶级176层NAND闪存。

SK海力士还计划通过在176层4D NAND的基础上开发双倍密度的1Tb产品，以不断增强其在NAND闪存业务上的竞争力。

根据市场情报提供商Omdia的数据，NAND闪存市场预计将从2020年的4318亿GB扩大到2024年的1.366万亿GB，复合年增长率为33.4%。

4D NAND

2018年SK海力士推出96层512Gb的基于CTF(Charge Trap Flash, 电荷捕获型闪存)的4D NAND闪存。这款产品基于TLC（Triple-Level Cell，三层单元）阵列，采用3D CTF设计和PUC（Peri. Under Cell）技术。这是SK海力士在业内首次将3D CTF与PUC相结合，这与结合3D浮栅与PUC的方式不同。其结果，前者获得了业界最好的性能和生产效率。公司将该产品命名为“基于CTF的4D NAND闪存”，以区别于当前的3D NAND闪存技术。

电荷阱闪光灯(CTF)

与浮栅将电荷存储在导体中不同，CTF将电荷存储在绝缘体中，消除了电池之间的干扰，提高了读写性能，同时与浮栅技术相比，减少了单位电池面积。在CTF架构中，没有浮栅，数据被临时存放在闪存内由氮化硅成的非传导层，也就是所谓的保持室（Holding Chamber）中，从而可以获得更高等级的可靠性与更好的存储电路的控性。大多数3D NAND公司正在采用CTF。

PUC技术

这是一种通过在电池阵列下放置外围电路而使生产效率最大化的技术。那SK海力士的4D NAND与竞争“对手”3D NAND的区别是什么呢？SK海力士称其结合了自身CTF设计与Periphery Under Cell（PUC）技术。简单来说，3D闪存由阵列和外围电路两个主要组件组成。与传统3D NAND相同，SK海力士的阵列是垂直堆叠的层用于存储数据，而外围电路排列在单元边缘。由电路控制阵列，但随着NAND层的增加，它就会消耗芯片空间，增加复杂性与尺寸大小，由此增加产品的最终成本。

为了解决这一问题，SK海力士的4D NAND采用了PUC设计，将外围电路放置在阵列之下而不是围绕，来提高存储密度，同时降低成本。然而，这与英特尔和美光首次推出第一代3D闪存设计相同，那边称之为“CMOS under Array”（CuA）。并且，三星也已经宣布其将来会转向CuA型设计，因此这绝不能算是新技术了。

2分单元阵列选择技术（2-division cell array selection technology）

字线在NAND闪存电路中向电池施加电压。层数越多，字线越薄，就会降低细胞的高度，对字线的电阻越大，就会影响速度。通过将连接字线的电池与现有的电池相比分成两部分，可以降低电阻，从而缩短施加电压的时间，提高读取速度。

电池层间高度降低技术

随着层数的增加，通过钻孔形成存储单元就会变得困难。这导致电阻增加，电流减少，难以保证性能和可靠性。为此，这就需要尽可能降低单元间层的高度，但这会增加单元间的干扰和缺陷率。电池层间高度降低技术不仅大幅降低了176层的电池层间高度，而且通过相关工艺和设计技术确保了具有竞争力的性能/可靠性。

层变定时控制技术

增加层数和降低层高往往会导致通道孔扭曲和单元散射恶化，从而降低每一层的性能和可靠性。该技术根据每层的特性调整施加电压的数量和时间，以保持均匀的电池特性，提高了性能和可靠性。

超精密定位技术

由于随着层数的增加，不可能一次钻出用于单元形成的孔，所以使用两次钻出孔的双堆叠工艺。双堆叠技术的核心是使堆叠误差最小化。如果堆栈没有正确对齐，将导致堆栈之间的电流流动不顺畅，并发生恶化，降低成品率、性能和可靠性。SK海力士自2017年推出72层的产品以来，就一直在使用双堆叠技术，对176层产品进行了改进，并基于自身的专业知识，实时自动校正孔的位置和尺寸。

存储厂商们各自努力，176层顶峰见实力

在全球NAND市场份额中，虽然美光排在第七位，但是在堆叠能力方面，美光却毫不逊色。美光是第一家发布176层3D NAND的存储厂商，其第五代3D NAND闪存是176层构造，这也是自美光与英特尔的存储器合作解散以来推出的第二代产品。2020年11月9日，美光宣布将批量发售世界上第一个176层3D NAND。

据美光官网介绍，该176层NAND采用了独特的技术，替换门架构将电荷陷阱与CMOS阵列下（CuA）设计相结合，与同类最佳竞争产品相比，其die尺寸减小了约30％。

三星电子作为全球NAND领导者，占有33.8％的市场份额，如果三星想在很长一段时间内保持这一头把交椅，就必须始终走在前面。三星电子计划在2021年上半年大规模生产具有170层或更多层的第七代V-NAND闪存，并将使用字符串堆叠方法，结合两个88L模具，新芯片还将采用“双栈”技术。行业观察家表示，由于三星电子改变了其堆叠方法，该产品的发布已被推迟。

铠侠也没闲着，值得一提的是，NAND闪存由东芝于1987年首次提出的。今年10月，铠侠表示，铠侠将在日本中部三重县的四日市工厂内建立一个新的1万亿日元（95亿美元）工厂，以提高其尖端NAND闪存的产量，因为他们的目标是满足5G增长推动的不断增长的需求网络。这项投资将与美国合作伙伴Western Digital进行。该工厂将从明年春季开始分两个阶段进行建设。这家占地40，000平方米的工厂将是铠侠最大的工厂。

英特尔也谈到了他们的3D NAND技术。早在2019年9月于韩国首尔举行的英特尔存储日上，英特尔宣布他们将跳过业界大多数人正在开发的128层NAND闪存节点，并将直接跳到144层。

西部数据于今年1月份宣布，它已经成功开发了其第五代3D NAND技术BiCS5，BiCS5设计使用112层，而BiCS4使用96层。

长江存储进步非凡，他们坚持创新发展，走差异化的路线，于2018年7月正式推出自家的独门绝技Xtacking®架构。传统3D NAND架构中，外围电路约占芯片面积的20~30%，降低了芯片的存储密度。随着3D NAND技术堆叠到128层甚至更高，外围电路可能会占到芯片整体面积的50%以上。Xtacking®技术将外围电路置于存储单元之上，从而实现比传统3D NAND更高的存储密度。2020年4月，长江存储抢先推出了128层QLC 3D NAND闪存芯片X2-6070。目前长江存储的技术已经处于全球一流的水准，下一步就是解决产能的问题。

相关问答

1nm工艺制程并不是芯片的极限今年3月份台积电与台湾国立交通大学的研究团队因为成功开发出了大面积晶圆尺寸的单层氮化硼(BN)而登上了《自然》杂志,厚度仅0.7...

往U盘里写东西U盘是不会有变化的,其实为了回答你这个无聊的问题,我也做了个无聊的实验。先把一个格式化了U盘放在称上称一下U盘的重量,然后用电脑写...

组合电路的分析方法主要有以下几种常见方法:1.基本电路法则:应用基本的电路法则,如欧姆定律、基尔霍夫定律和电压分压定律等,对电路进行分析和计算。这些法...

[回答]数码播放器中一般采用两种不同类型的NAND闪存。其中一种叫做SLC(SingleLevelCell),单层单元闪存;第二种叫做MLC(MultiLevelCell),多层单元闪存。两...