3D NAND的沟道通孔是怎么做出来的？

在3D NAND的制造过程中，一般会有3个工序会用到干法蚀刻，即：台阶蚀刻，沟道通孔蚀刻以及接触孔蚀刻。上期，我们介绍了台阶蚀刻，见文章：

《3D NAND的台阶蚀刻（刻蚀）》

本期，我们来聊聊沟道通孔蚀刻。

什么是沟道通孔？

沟道通孔（Channel Hole）指的是从顶层到底层垂直于晶圆表面，穿过多层存储单元的细长孔洞。这些通孔贯穿整个堆叠结构,并填充了导电材料，它们在每个存储层之间形成导电通道，从而使电子能够在在存储单元间移动，进行读取、写入和擦除操作。

通孔的深度与控制栅的层数有关，如果是400层以上，通孔的深度在10微米左右，而通孔的直径仅为100nm，因此通孔蚀刻是一种高深宽比的蚀刻。

沟道通孔刻蚀工艺步骤

刻蚀分为三步：无定形碳膜的沉积==》碳膜的刻蚀==》通孔的刻蚀

为什么要沉积无定形碳膜？因为碳具有很高的耐蚀刻性能。在刻蚀高深宽比的通孔时，碳掩模能够抵抗刻蚀过程中的化学气体，保护碳膜下面的叠层结构不被蚀刻。

无定形碳膜的刻蚀：该工序用ICP-RIE进行刻蚀，刻蚀气体以O2为主。

通孔的刻蚀：该工序采用CCP-RIE进行蚀刻，刻蚀气体以含氟气体为主。

沟道通孔刻蚀需要考虑哪些方面？

通孔直径的均匀性：所有通孔直径要一致，防止存储效率的不一致性。

侧壁平滑度：通孔侧壁的粗糙度会影响后续材料的填充质量。

刻蚀深度控制：要求每个通孔都达到相同的深度，以确保每层存储单元均匀可靠。

掩模侵蚀：硬掩模在刻蚀过程中的耐用性，以防在长时间刻蚀过程中被侵蚀掉。

特征畸变：防止由于应力而引起的通孔弯曲、扭曲和倾斜。

清洁和去除残留物：刻蚀过程中，需要及时排除通孔底部的刻蚀生成物。

欢迎加入我的半导体制造知识社区，答疑解惑，上千个半导体行业资料共享，内容比文章丰富很多很多，适合快速提升个人能力，介绍如下：

《欢迎加入作者的芯片知识社区！》

4D闪存+176层，SK Hynix做到了

继美光之后，SK海力士宣布完成了业内首款多堆栈176层4D闪存的研发，容量512GB/64GB，TLC。SK海力士透露，闪存单元架构为CTF（电荷捕获），同时集成了PUC技术。公司将样品提供给controller公司去制作解决方案产品

海力士一直在推广96层NAND Flash产品中的4D技术，该产品将电荷阱闪存(CTF)与高集成度Peri相结合，并采用单元(PUC)技术。新的176层NAND闪存是第三代4D产品，从制造上来说，其能够确保业内最佳的每片晶圆产出。与上一代相比，除了容量增加35%，它采用2分裂单元阵列选择技术后，单元的读取速度比上一代提高了20%，在不增加进程数量的情况下，采用加速技术的数据传输速度也提高了33%，达到1.6Gbps。

对于移动解决方案产品，最大读取速提高了70%，最大写入速提高了35%，SK海力士计划在明年年中发布消费者和企业SSD，从而扩大产品的应用市场。

从技术层面来讲，NAND闪存层数的增加，会导致电池电流减少，沟道孔扭曲，以及由于双叠层未对准而引起的单元分布恶化。SK海力士通过采用创新技术，如单元层间高度降低、层变量定时控制和超精密对准，克服了这些挑战，并开发了行业顶级176层NAND闪存。

SK海力士还计划通过在176层4D NAND的基础上开发双倍密度的1Tb产品，以不断增强其在NAND闪存业务上的竞争力。

根据市场情报提供商Omdia的数据，NAND闪存市场预计将从2020年的4318亿GB扩大到2024年的1.366万亿GB，复合年增长率为33.4%。

4D NAND

2018年SK海力士推出96层512Gb的基于CTF(Charge Trap Flash, 电荷捕获型闪存)的4D NAND闪存。这款产品基于TLC（Triple-Level Cell，三层单元）阵列，采用3D CTF设计和PUC（Peri. Under Cell）技术。这是SK海力士在业内首次将3D CTF与PUC相结合，这与结合3D浮栅与PUC的方式不同。其结果，前者获得了业界最好的性能和生产效率。公司将该产品命名为“基于CTF的4D NAND闪存”，以区别于当前的3D NAND闪存技术。

电荷阱闪光灯(CTF)

与浮栅将电荷存储在导体中不同，CTF将电荷存储在绝缘体中，消除了电池之间的干扰，提高了读写性能，同时与浮栅技术相比，减少了单位电池面积。在CTF架构中，没有浮栅，数据被临时存放在闪存内由氮化硅成的非传导层，也就是所谓的保持室（Holding Chamber）中，从而可以获得更高等级的可靠性与更好的存储电路的控性。大多数3D NAND公司正在采用CTF。

PUC技术

这是一种通过在电池阵列下放置外围电路而使生产效率最大化的技术。那SK海力士的4D NAND与竞争“对手”3D NAND的区别是什么呢？SK海力士称其结合了自身CTF设计与Periphery Under Cell（PUC）技术。简单来说，3D闪存由阵列和外围电路两个主要组件组成。与传统3D NAND相同，SK海力士的阵列是垂直堆叠的层用于存储数据，而外围电路排列在单元边缘。由电路控制阵列，但随着NAND层的增加，它就会消耗芯片空间，增加复杂性与尺寸大小，由此增加产品的最终成本。

为了解决这一问题，SK海力士的4D NAND采用了PUC设计，将外围电路放置在阵列之下而不是围绕，来提高存储密度，同时降低成本。然而，这与英特尔和美光首次推出第一代3D闪存设计相同，那边称之为“CMOS under Array”（CuA）。并且，三星也已经宣布其将来会转向CuA型设计，因此这绝不能算是新技术了。

2分单元阵列选择技术（2-division cell array selection technology）

字线在NAND闪存电路中向电池施加电压。层数越多，字线越薄，就会降低细胞的高度，对字线的电阻越大，就会影响速度。通过将连接字线的电池与现有的电池相比分成两部分，可以降低电阻，从而缩短施加电压的时间，提高读取速度。

电池层间高度降低技术

随着层数的增加，通过钻孔形成存储单元就会变得困难。这导致电阻增加，电流减少，难以保证性能和可靠性。为此，这就需要尽可能降低单元间层的高度，但这会增加单元间的干扰和缺陷率。电池层间高度降低技术不仅大幅降低了176层的电池层间高度，而且通过相关工艺和设计技术确保了具有竞争力的性能/可靠性。

层变定时控制技术

增加层数和降低层高往往会导致通道孔扭曲和单元散射恶化，从而降低每一层的性能和可靠性。该技术根据每层的特性调整施加电压的数量和时间，以保持均匀的电池特性，提高了性能和可靠性。

超精密定位技术

由于随着层数的增加，不可能一次钻出用于单元形成的孔，所以使用两次钻出孔的双堆叠工艺。双堆叠技术的核心是使堆叠误差最小化。如果堆栈没有正确对齐，将导致堆栈之间的电流流动不顺畅，并发生恶化，降低成品率、性能和可靠性。SK海力士自2017年推出72层的产品以来，就一直在使用双堆叠技术，对176层产品进行了改进，并基于自身的专业知识，实时自动校正孔的位置和尺寸。

存储厂商们各自努力，176层顶峰见实力

在全球NAND市场份额中，虽然美光排在第七位，但是在堆叠能力方面，美光却毫不逊色。美光是第一家发布176层3D NAND的存储厂商，其第五代3D NAND闪存是176层构造，这也是自美光与英特尔的存储器合作解散以来推出的第二代产品。2020年11月9日，美光宣布将批量发售世界上第一个176层3D NAND。

据美光官网介绍，该176层NAND采用了独特的技术，替换门架构将电荷陷阱与CMOS阵列下（CuA）设计相结合，与同类最佳竞争产品相比，其die尺寸减小了约30％。

三星电子作为全球NAND领导者，占有33.8％的市场份额，如果三星想在很长一段时间内保持这一头把交椅，就必须始终走在前面。三星电子计划在2021年上半年大规模生产具有170层或更多层的第七代V-NAND闪存，并将使用字符串堆叠方法，结合两个88L模具，新芯片还将采用“双栈”技术。行业观察家表示，由于三星电子改变了其堆叠方法，该产品的发布已被推迟。

铠侠也没闲着，值得一提的是，NAND闪存由东芝于1987年首次提出的。今年10月，铠侠表示，铠侠将在日本中部三重县的四日市工厂内建立一个新的1万亿日元（95亿美元）工厂，以提高其尖端NAND闪存的产量，因为他们的目标是满足5G增长推动的不断增长的需求网络。这项投资将与美国合作伙伴Western Digital进行。该工厂将从明年春季开始分两个阶段进行建设。这家占地40，000平方米的工厂将是铠侠最大的工厂。

英特尔也谈到了他们的3D NAND技术。早在2019年9月于韩国首尔举行的英特尔存储日上，英特尔宣布他们将跳过业界大多数人正在开发的128层NAND闪存节点，并将直接跳到144层。

西部数据于今年1月份宣布，它已经成功开发了其第五代3D NAND技术BiCS5，BiCS5设计使用112层，而BiCS4使用96层。

长江存储进步非凡，他们坚持创新发展，走差异化的路线，于2018年7月正式推出自家的独门绝技Xtacking®架构。传统3D NAND架构中，外围电路约占芯片面积的20~30%，降低了芯片的存储密度。随着3D NAND技术堆叠到128层甚至更高，外围电路可能会占到芯片整体面积的50%以上。Xtacking®技术将外围电路置于存储单元之上，从而实现比传统3D NAND更高的存储密度。2020年4月，长江存储抢先推出了128层QLC 3D NAND闪存芯片X2-6070。目前长江存储的技术已经处于全球一流的水准，下一步就是解决产能的问题。

相关问答

国内早期的技术就不如国外,不过随着国内集成电路的发展已经能实现。(2)光刻技术的差距现在说的32nm,7nm都是指的栅沟道宽度,而至关重要的一步就是光刻技术...(...

[回答]效果怎么样,也只有合作了你才会知道呢,不同的行业,所做出来的效果都是不一样的,我是很看好南方网通的protel99se基本元器件的中英对译english2007-...

NAND闪存原理上是一个CMOS管,有两个栅极,一个是控制栅极(ControlGate),一个是浮栅(FloatingGate).浮栅的作用就是存储电荷,而浮栅与沟道之间的氧化层(Oxide....

[回答]这两个术语用于延时继电器,两者区别如下:1、通电延时就是线圈通电后,常开和常闭触点延时后才动作,线圈断电后立即复位;2、断电延时就是线圈通电后,...

[回答]内半导体屏蔽处理凡电缆本体具有内屏蔽层的,在制作接头时必须恢复压接管导体部分的接头内屏蔽层,电缆的内半导体屏蔽均要留出一部分,以便使连接管上...