nand图片算力+存力l一张图-行情-上海羊羽卓进出口贸易有限公司

nand图片算力+存力l一张图

发布时间 : 2025-04-18

作者 : 小编

访问数量 : 23

扫码分享至微信

算力+存力l一张图

2023年3月31日，我国发起对美光在华销售产品的网络安全审查，体现出存储产业安全的重要性。此外，AI算力需求拉动高算力服务器出货，而AI服务器的存力需求更强，AI将驱动“从算力到存力”的中长期需求：

1、海外厂商占据绝对份额，国内存储安全重要性凸显

存力的底层支撑：半导体存储器芯片（主流为DRAM+NAND Flash）。存力的体现形式：数据中心+存储服务器。

海外巨头垄断，国内存储安全重要性日益凸显。 全球DRAM市场几乎由三星、SK海力士和美光所垄断，CR3 超过 95%，全球NAND flash市场由前三大厂商分别为三星、铠侠和海力士，目前 CR3 市场份额达65%，CR6 市场份额接近95%。

2、国内数据圈庞大，AI驱动“从算力到存力”的长期需求

得益于人工智能、物联网、云计算等新兴技术的快速发展，中国数据正在迎来爆发式增长，驱动存储设备在数据中心采购占比进一步提升。据IDC预测，预计到2025年，中国数据圈将增长至48.6ZB，占全球数据圈的27.8%，成为全球最大的数据圈。

AI技术革命推动高算力服务器等基础设施需求提升，AI服务器所需的DRAM/NAND分别是常规服务器的8/3倍。

3、存储周期拐点已至，库存改善、价格压力缓解

美光23Q1存货环比小幅回落，集邦咨询预测23Q2DRAM价格跌幅收窄至10%-15%（23Q1为20%），库存情况改善、价格压力缓解，存储行业周期迎来拐点。

4、先进存力的前进方向：存算一体、HBM/DRAM、3D NAND

存算一体： 将存储单元和计算单元合为一体，省去了计算的数据搬运环节，消除由于数据搬运带来的功耗，提升计算能效。

HBM/DRAM： 作为存储器主流之一的DRAM技术不断升级，衍生出HBM（高带宽内存），其是一款新型的CPU/GPU 内存芯片，将多个DDR芯片堆叠后与GPU封装在一起，实现大容量，高位宽的DDR组合阵列，突破内存容量与带宽瓶颈。

3D NAND（立体堆叠技术）： 可以摆脱对先进制程工艺的束缚，不依赖于EUV技术，而闪存的容量/性能/可靠性也有了保障。

建议关注标的：兆易创新、北京君正、澜起科技、深科技、东芯股份、聚辰股份、普冉股份、江波龙、佰维存储、德明利、易华录、朗科科技、恒烁股份、同有科技、雅创电子

报告正文

分析师：陈杭

联系人：安子超

来源：浙商证券新科技团队

具体参见2023年4月3日报告《从算力到存力：存储芯片研究框架》

3D NAND原厂技术比拼，哪家垂直单元效率更高？

近日市场研究机构Techinsights对于三星、SK海力士/Solidigm、美光、KIOXIA/WD、YMTC的200层以上的3D NAND Flash进行了对比分析，发现三星的垂直单元效率 (VCE，vertical cell efficiency) 是最高的。

传统的NAND闪存单元采用平面晶体管结构，包括控制栅极（Control Gate）和浮动栅极（Float Gate）。通过向单元施加电压，电子在浮动栅极中存储和移除。

多年来，供应商将平面 NAND 的单元尺寸从 120nm 缩小到 1xnm 节点，使容量增加了 100 倍。然而，当单元尺寸达到了 14nm 的极限，这意味着该技术不再可扩展，由此NAND原厂纷纷转向3D NAND，以实现超过 2D NAND 结构的数据密度，并能够在更新一代的技术节点上制造。

具体来说，平面 NAND 由带有存储单元的水平串组成。而在 3D NAND 中，存储单元串被拉伸、折叠并以“U 形”结构垂直竖立。实际上，这些单元以垂直方式堆叠以缩放密度。因此，3D NAND存储单元有多个层级。

3D NAND的层数描述了堆叠在一起的字线（Word Line）数量。在这些字线层上切出一个垂直柱，柱子与每条字线的交点代表一个物理单元。也就是说，每个 3D NAND 存储单元都类似于一个微小的圆柱形结构。每个微小单元由中间的垂直通道和结构内部的电荷层组成，通过施加电压，电子可以进出绝缘电荷存储膜，然后读取信号。

平面 NAND 在每个节点上都减小了单元尺寸，而 3D NAND 则采用了更宽松的工艺，大约在 30nm 到 50nm 之间。3D NAND 内存容量的扩展主要是通过添加垂直层来实现的，在这种3D NAND结构中，单元密度会随着堆栈中层数的增加而增加。然后，每隔一到两年，供应商就会从一代技术迁移到下一代技术。

根据研究数据显示，供应商平均每代 3D NAND 都会增加 30% 至 50% 的层数。而每一代新的芯片将会增加 10% 至 15% 的晶圆成本。这也使得NAND 的每bit成本能够平均以每年约20%幅度降低。

现在，超过200层的TLC NAND 产品已经逐渐成为主流，比如三星236层NAND 、SK 海力士 238层NAND、美光 232层NAND 、YMTC 232层NAND。此外还有一些接近200层的厂商，比如铠侠（KIOXIA）和西部数据的 112层/162层NAND 和 Solidigm 的 144层/ 192层 (FG) NAND。

△Techinsights从 SK 海力士 2TB SSD PC811 HFS002TEM9X152N (设备：H25T3TDG8C-X682) 中提取了 SK 海力士 238L 512 Gb 3D NAND 芯片，该芯片尺寸为 34.56mm²，位密度为 14.81 Gb/mm²。

谈到 3D NAND 单元效率，垂直单元效率 (VCE，vertical cell efficiency) 对于 NAND 单元工艺、设计、集成和设备操作而言非常重要。

随着堆叠的总栅极数量的增加，单元 VC（vertical cell）孔高度也会增加。为了降低 VC 高度和纵横比，其中一种方法是通过减少虚拟栅极（dummy gates）、通过栅极（passing gates）和选择栅极（select gates）的数量来提高垂直单元效率。垂直单元效率可以用总栅极中active cell 的百分比来定义，也就是用active WL （Word Line）除以集成的总栅极数来计算。垂直单元效率越高，工艺集成度越高，纵横比越低，整体效率越高。

VCE可定义为活跃单元占总栅极的比例，即Active WL 数量除以总集成栅极数量×100%。例如，一个NAND串由Active WL、通道WL（含dummy WL）和选择器（源极/漏极）组成。若其包含96个Active WL和总计115个栅极，则VCE为83.5%，计算方法为96/115×100%。VCE越高，对工艺集成越有利，能实现更低的纵横比和更高的生产效率。

Techinsights发现，在多代 3D NAND 产品中，三星始终以最高的垂直单元效率领跑行业。他们最新的多层V-NAND 在前几代以高效著称的基础上，拥有令人印象深刻的垂直单元效率。美光和YMTC也在其产品中展示了强劲的垂直单元效率数据，这反映出它们在减少虚拟栅极、通过栅极和选择栅极数量方面取得了显著进步，从而优化了垂直单元效率。

△3D NAND 垂直单元效率趋势

总结来看，三星每一代产品的VCE都是最高的，比如采用单层结构的128层是94.1%，176层COP V-NAND是92.1%，236层2nd COP V-NAND是94.8% 。YMTC的232层Xtacking 3.0的VCE是91.7%，美光232层是91%。KIOXIA 162层的VCE稍低一些，为88%。SK海力士238层共有259个门，VCE为91.9%，仍然低于三星的236L。

编辑：芯智讯-林子

算力+存力l一张图

3D NAND原厂技术比拼，哪家垂直单元效率更高？

关于我们

产品中心

服务与支持