3d nand 技术指标 3DNAND原厂：哪家芯片存储效率更高？-报价-上海羊羽卓进出口贸易有限公司

3d nand 技术指标 3DNAND原厂：哪家芯片存储效率更高？

发布时间 : 2024-11-25

作者 : 小编

访问数量 : 23

扫码分享至微信

3DNAND原厂：哪家芯片存储效率更高？

随着数据存储需求的日益增长，3D NAND闪存技术凭借其高密度和低成本特性，已成为非易失性存储领域的关键技术。为满足面积密度的持续缩放趋势，3D NAND层数不断增加，这促使了双层乃至三层架构的出现，以避免对更复杂蚀刻工艺的需求。然而，这种多层结构在两层交界处引入了新的可靠性挑战。

近期，TechInsights对从SK hynix 2TB SSD（型号H25T3TDG8C-X682，使用PC811 HFS002TEM9X152N设备）中提取的SK hynix 238L 512 Gb 3D NAND芯片分析，并针对市场上的主流产品包括三星236L、SK hynix 238L、美光232L以及长江存储232L等2xx层TLC NAND产品，同时还有KIOXIA和西部数据的112L/162L以及Solidigm的144L/192L（FG）产品线，作了对比分析：

其中，有一个评估3D NAND单元效能时的关键指标， 垂直单元存储效率(VCE， vertical cell efficiency)，它对NAND单元的工艺、设计、集成及设备运行至关重要 。随着堆叠的总栅极数增加，单元VC孔的高度也随之上升。为降低VC高度和长宽比，一种策略是通过减少dummy栅极、通道栅极和选择栅极的数量来提升垂直单元效率。VCE可定义为活跃单元占总栅极的比例，即活跃WL（Word Line）数量除以总集成栅极数量。

例如，一个NAND串由活跃WL、通道WL（含dummy WL）和选择器（源/漏极）组成。若其包含96个活跃WL和总计115个栅极，则VCE为83.5%，计算方法为96除以115。VCE越高，对工艺集成越有利，能实现更低的长宽比和更高的生产效率。

三星在每一代产品中均保持最高的VCE水平，如单层结构的128L达到94.1%，176L COP V-NAND为92.1%，而236L第二代COP V-NAND则达到了94.8%。长江存储的232L Xtacking3 VCE为91.7%，美光232L为91%。KIOXIA的162L产品VCE稍低，为88%。SK hynix 238L拥有259个总栅极，VCE为91.9%，尽管较出色，但仍略低于三星的236L水平。

随着3D NAND技术向更高层数发展，提高垂直单元效率成为降低制造复杂度、提升成本效益的关键因素，而各存储巨头之间的技术竞赛也正围绕这一核心指标激烈展开。

NAND专题扩展阅读：

浅析3D NAND多层架构的可靠性问题

论文解读：NAND闪存中读电压和LDPC纠错码的高效设计

如何解决NAND系统性能问题？

为什么QLC NAND才是ZNS SSD最大的赢家？

浅析不同NAND架构的差异与影响

SSD基础架构与NAND IO并发问题探讨

SSD数据在写入NAND之前为何要随机化？

附：NAND技术最新路线

2024年第二季度，3D NAND闪存技术路线图迎来了最新更新，展现了存储技术领域的快速发展和竞争格局。以下是对主要厂商技术进展的深入分析：

三星（Samsung）

V7世代：三星已将单层结构改为双层结构，并将2D外围阵列设计转变为Cell-on-Periphery（COP）集成。目前，三星已向市场推出第二代COP结构的V8 236层1Tb TLC产品。

最新发布的V9代为接近300层的286层产品，再次体现了其在层数上的突破。三星还将引入混合键合技术（hybrid bonding），类似于铠侠（KIOXIA）即将推出的218层CBA技术和长江存储（YMTC）现有的Xtacking技术。

V6P版本：三星为990 EVO新增了133层V6 Prime（V6P）版本，作为128层V6的补充。133层为单层结构，无COP设计，总门数为133，有效字线数由128增至133，512Gb裸片上两个面各有两个子平面，速度提升至1600MT/s。

铠侠（KIOXIA）和西部数据（WDC）

继续沿用BiCS结构，当前市场上主要为112层（第5代）产品，去年推出了162层的第6代BiCS，但该代产品生命周期可能较短。

计划跳过第7代，直接进入BiCS第8代，第直接采用218层，后续正在开发284层的产品，两者都将采用两片晶圆的混合键合技术。若300层以上技术进展顺利，可能会跳过284层。

美光（Micron）

美光在128层时从FG CuA转为CTF CuA集成方式，已推出176层和232层产品。

目前正开发第7代产品，预计低于300层，类似三星的286层，未来可能直接跳至400层以上。

SK海力士（SK hynix+Solidigm）

Solidigm（原Intel NAND业务）已推出144层QLC NAND，采用三甲板设计。192层QLC已面市，下一步将迈向更高层数，但其计划受SK海力士影响存在变数。

SK海力士继续采用4D PUC结构，V7 176层产品将在2024年持续供应，而238层V8 4D PUC产品将很快广泛应用于市场。去年已宣布321层V9 4D PUC样品，下一个节点可能为3yy层（如370层或380层），位于400层以下。

长江存储（YMTC）

Xtacking结构：长江存储采用双晶圆混合键合的Xtacking结构，跳过了176层，直接进入232层。在开发232层之前，长江存储内部曾有过192层和198层样品，但最终选择了直接过渡到232层。

下一代G5产品将拥有超过300层，并采用Xtacking 4技术。由于受到美国芯片禁令影响，长江存储可能将更多精力转向已发布的128L和232L QLC设备，并为未来3D NAND开发多Xtacking技术。同时，长江存储正对包括美光在内的NAND竞争对手提起专利诉讼。

旺宏（MXIC）

旺宏已向市场提供了首款3D NAND产品，如为任天堂Switch提供的48层3D NAND芯片，目前正在采购相关零部件。旺宏正在开发第二代96层产品。

2024年内，200层及接近300层的3D NAND产品将成为市场主流，预示着存储密度和性能的新一轮飞跃。

未来两到三年内，市场有望见到超过500层乃至600、700层的3D NAND产品，这将依赖于更先进的混合键合技术和优化的铁电材料，以及低温HAR蚀刻技术。

1γDRAM、321层NAND 主流厂商新一轮装备竞赛已拉开帷幕

IT之家 10 月 10 日消息，闪存市场固然存在全球经济下行、高通胀等诸多因素影响，依然处于充满挑战的时期，但美光、三星 等 DRAM 巨头正积极备战 1γ DRAM 技术。

图源：SK 海力士

DRAM

目前全球最先进的 DRAM 工艺发展到了第五代，美光将其称为 1β DRAM，而三星将其称为 1b DRAM。

美光于去年 10 月开始量产 1β DRAM，不过研发的目标是在 2025 年量产 1γ DRAM，这将标志着美光首次涉足极紫外 (EUV) 光刻技术。

而三星计划 2023 年迈入 1b DRAM 工艺阶段，芯片容量从 24Gb（3GB）到 32Gb（4GB），原生速度从 6.4 提高到 7.2Gbps。

NAND

在 NAND 闪存业务中，该技术现已突破 200 层堆叠的显著里程碑，存储制造商不断追求更高的层数。

SK 海力士于 8 月 9 日在 2023 闪存峰会上展示了全球首款 321 层 NAND 闪存样品。与之前的 238 层 512Gb NAND 相比，这一创新将效率提高了 59%。SK 海力士计划进一步完善 321 层 NAND 闪存，并计划于 2025 年上半年开始生产。

此外，美光还制定了超越 232 层的雄心勃勃的计划，即将推出 2YY、3XX 和 4XX 等产品。Kioxia 和西部数据也在积极探索 300 层、400 层和 500 层以上的 3D NAND 技术。

IT之家此前报道，三星计划在 2024 年推出第九代 3D NAND，可能具有 280 层，随后在 2025-2026 年推出第十代，可能达到 430 层，他们的最终目标是到 2030 年实现 1000 层 NAND 闪存。