nand和cpu连接智能座舱之存储篇第三篇---NAND Flash 一眼就看明白了-快讯-上海羊羽卓进出口贸易有限公司

nand和cpu连接智能座舱之存储篇第三篇---NAND Flash 一眼就看明白了

发布时间 : 2024-11-26

作者 : 小编

访问数量 : 23

扫码分享至微信

智能座舱之存储篇第三篇---NAND Flash 一眼就看明白了

上期内容我们重点说了NAND FLASH本身的一些特殊性，比如写之前要进行擦除，而且存在坏块的可能性性，所以很多车厂在评估NAND FLASH的时候，会评估目前容量的冗余量是多少，要保障有足够多的空间去预防坏块的产生后的数据搬移。

这期内容重点说说NAND FLASH的一些操作特性，怎么进行控制和读取的。这期的内容有点硬核，需要有一些专业知识的人进行阅读，科普类的文章咱们下期继续。

NAND FLASH的硬件特性介绍

上图是镁光 NAND FLASH MT29F1G08ABAEAH4的引脚（Pin）所对应的功能，简单翻译如下：

1. I/O0 ~ I/O7：用于输入地址/数据/命令，输出数据

2. CLE：Command Latch Enable，命令锁存使能，在输入命令之前，要先在模式寄存器中，设置CLE使能

3. ALE：Address Latch Enable，地址锁存使能，在输入地址之前，要先在模式寄存器中，设置ALE使能

4. CE#：Chip Enable，芯片使能，在操作Nand Flash之前，要先选中此芯片，才能操作

5. RE#：Read Enable，读使能，在读取数据之前，要先使CE＃有效。

6. WE#：Write Enable，写使能,在写取数据之前，要先使WE＃有效。

7. WP#：Write Protect，写保护

8. R/B#:Ready/Busy Output,就绪/忙,主要用于在发送完编程/擦除命令后,检测这些操作是否完成,忙,表示编程/擦除操作仍在进行中,就绪表示操作完成.

9. Vcc：Power，电源

10. Vss：Ground，接地

11. N.C：Non-Connection,未定义，未连接。

实际项目的NAND FLASH原理图

上图中我们可以发现有两个地方需要上拉电阻R/B#:、WP#，其他都是CPU同nand flash直接相连接。通过查询flash 的datasheet可以发现，这两个引脚是开漏极输出，需要上拉电阻。

而且可以看到电路设计中WP#引脚一端接上拉电阻，一端通过二极管和0欧姆电阻连接到CPU复位引脚，CPU主芯片平台的复位是低电平复位，WP#引脚是低电平的时候写保护有效，这样做的目的就是，在复位期间，即CPU复位引脚为低电平期间此时WP#引脚也为二极管电压（0.7V）为低电平，为写保护状态，在复位期间，CPU引脚状态不定，容易对flash进行误操作。这样做的目的就是硬件实现在CPU复位期间，flash是写保护状态，不允许写入的。

很多时候掉电产生的擦除数据，导致数据丢失无法开机、无法保存掉电记忆等等问题都可以使用这个方案来对策解决问题。

为何需要ALE和CLE

比如命令锁存使能(Command Latch Enable,CLE)和地址锁存使能(Address Latch Enable，ALE)，那是因为，Nand Flash就8个I/O，而且是复用的，也就是，可以传数据，也可以传地址，也可以传命令，为了区分你当前传入的到底是啥，所以，先要用发一个CLE（或ALE）命令，告诉nand Flash的控制器一声，我下面要传的是命令（或地址），这样，里面才能根据传入的内容，进行对应的动作。否则,nand flash内部,怎么知道你传入的是数据,还是地址,还是命令啊,也就无法实现正确的操作了。

Nand Flash只有8个I/O引脚的好处

1. 减少外围引脚：相对于并口(Parellel)的Nor Flash的48或52个引脚来说，的确是大大减小了引脚数目，这样封装后的芯片体积，就小很多。现在芯片在向体积更小，功能更强，功耗更低发展，减小芯片体积，就是很大的优势。同时，减少芯片接口，也意味着使用此芯片的相关的外围电路会更简化，避免了繁琐的硬件连线。

2. 提高系统的可扩展性，因为没有像其他设备一样用物理大小对应的完全数目的addr引脚，在芯片内部换了芯片的大小等的改动，对于用全部的地址addr的引脚，那么就会引起这些引脚数目的增加，比如容量扩大一倍，地址空间/寻址空间扩大一倍，所以，地址线数目/addr引脚数目，就要多加一个，而对于统一用8个I/O的引脚的Nand Flash，由于对外提供的都是统一的8个引脚，内部的芯片大小的变化或者其他的变化，对于外部使用者(比如编写nand flash驱动的人)来说，不需要关心，只是保证新的芯片，还是遵循同样的接口，同样的时序，同样的命令，就可以了。这样就提高了系统的扩展性。

片选无关(CE don’t-care)技术

Nand flash支持一个叫做CE don’t-care的技术，字面意思就是，不关心是否片选，那有人会问了，

如果不片选，那还能对其操作吗？答案就是，这个技术，主要用在当时是不需要选中芯片却还可以继续操作的这些情况：在某些应用，比如录音，音频播放等应用中，外部使用的微秒（us）级的时钟周期，此处假设是比较少的2us，在进行读取一页或者对页编程时，是对Nand Flash操作，这样的串行（Serial Access）访问的周期都是20/30/50ns，都是纳秒（ns）级的，此处假设是50ns，当你已经发了对应的读或写的命令之后，接下来只是需要Nand Flash内部去自己操作，将数据读取除了或写入进去到内部的数据寄存器中而已，此处，如果可以把片选取消，CE#是低电平有效，取消片选就是拉高电平，这样会在下一个外部命令发送过来之前，即微秒量级的时间里面，即2us－50ns≈2us，这段时间的取消片选，可以降低很少的系统功耗，但是多次的操作，就可以在很大程度上降低整体的功耗了。

总结起来简单解释就是：由于某些外部应用的频率比较低，而Nand Flash内部操作速度比较快，所以具体读写操作的大部分时间里面，都是在等待外部命令的输入，同时却选中芯片，产生了多余的功耗，此“不关心片选”技术，就是在Nand Flash的内部的相对快速的操作（读或写）完成之后，就取消片选，以节省系统功耗。待下次外部命令/数据/地址输入来的时候，再选中芯片，即可正常继续操作了。这样，整体上，就可以大大降低系统功耗了。

NAND FLASH 的读操作详细解读

以最简单的read操作为例，解释如何理解时序图，以及将时序图中的要求，转化为代码。解释时序图之前，让我们先要搞清楚，我们要做的事情：那就是，要从nand flash的某个页里面，读取我们要的数据。要实现此功能，会涉及到几部分的知识，至少很容易想到的就是：需要用到哪些命令，怎么发这些命令，怎么计算所需要的地址，怎么读取我们要的数据等等。

就好比你去图书馆借书，想想是一个什么样的流程，首先得告诉馆长你要要借书还是还书、然后把要借书的位置告诉馆长，最后是把图书卡或者借书证件给馆长，此时就耐心等待要借的书籍了。

下面，就一步步的解释，需要做什么，以及如何去做：

1.需要使用何种命令

首先，是要了解，对于读取数据，要用什么命令。

下面是datasheet中的命令集合：

很容易看出，我们要读取数据，要用到Read命令，该命令需要2个周期，第一个周期发0x00，第二个周期发0x30。

2.发送命令前的准备工作以及时序图各个信号的具体含义

知道了用何命令后，再去了解如何发送这些命令。

Nand Flash数据读取操作的时序图

注：此图来自镁光的型号MT29F1G08ABAEAH4:E的nand flash的数据手册(datasheet)。

我们来一起看看，我在图中的特意标注的①边上的红色竖线。

红色竖线所处的时刻，是在发送读操作的第一个周期的命令0x00之前的那一刻。让我们看看，在那一刻，其所穿过好几行都对应什么值，以及进一步理解，为何要那个值。

（1）红色竖线穿过的第一行，是CLE。还记得前面介绍命令所存使能（CLE）那个引脚吧？CLE，将CLE置1，就说明你将要通过I/O复用端口发送进入Nand Flash的，是命令，而不是地址或者其他类型的数据。只有这样将CLE置1，使其有效，才能去通知了内部硬件逻辑，你接下来将收到的是命令，内部硬件逻辑，才会将受到的命令，放到命令寄存器中，才能实现后面正确的操作，否则，不去将CLE置1使其有效，硬件会无所适从，不知道你传入的到底是数据还是命令了。

（2）而第二行，是CE#，那一刻的值是0。这个道理很简单，你既然要向Nand Flash发命令，那么先要选中它，所以，要保证CE#为低电平，使其有效，也就是片选有效。

（3）第三行是WE#，意思是写使能。因为接下来是往nand Flash里面写命令，所以，要使得WE#有效，所以设为低电平。

（4）第四行，是ALE是低电平，而ALE是高电平有效，此时意思就是使其无效。而对应地，前面介绍的，使CLE有效，因为将要数据的是命令，而不是地址。如果在其他某些场合，比如接下来的要输入地址的时候，就要使其有效，而使CLE无效了。

（5）第五行，RE#，此时是高电平，无效。可以看到，知道后面低6阶段，才变成低电平，才有效，因为那时候，要发生读取命令，去读取数据。

（6）第六行，就是我们重点要介绍的，复用的输入输出I/O端口了，此刻，还没有输入数据，接下来，在不同的阶段，会输入或输出不同的数据/地址。

（7）第七行，R/B#,高电平，表示R（Ready）/就绪，因为到了后面的第5阶段，硬件内部，在第四阶段，接受了外界的读取命令后，把该页的数据一点点送到页寄存器中，这段时间，属于系统在忙着干活，属于忙的阶段，所以，R/B#才变成低，表示Busy忙的状态的。

介绍了时刻①的各个信号的值，以及为何是这个值之后，相信，后面的各个时刻，对应的不同信号的各个值，大家就会自己慢慢分析了，也就容易理解具体的操作顺序和原理了。

3.如何计算出，我们要传入的地址

在介绍具体读取数据的详细流程之前，还要做一件事，那就是，先要搞懂我们要访问的地址，以及这些地址，如何分解后，一点点传入进去，使得硬件能识别才行。

此处还是以MT29F1G08ABAEAH4:E为例，此nand flash，一共有1024个块，每个块内有64页，每个页是2K+64 Bytes，假设，我们要访问其中的第1000个块中的第25页中的1208字节处的地址，此时，我们就要先把具体的地址算出来：

物理地址=块大小×块号+页大小×页号+页内地址=1000×128K+2K×25+1208=0x7D0CCB8,接下来，我们就看看，怎么才能把这个实际的物理地址，转化为nand Flash所要求的格式。

在解释地址组成之前，先要来看看其datasheet中关于地址周期的介绍：

图 Nand Flash的地址周期组成

结合时序图的2，3阶段，我们可以看出，此nand flash地址周期共有4个，2个列(Column)周期，2个行（Row）周期。

而对于对应的，我们可以看出，实际上，列地址CA0~CA10，就是页内地址，11位地址范围是从0到2047，即2K,而多出的A11，理论上可以表示2048～4095，但是实际上，上述规格书中说明当CA11为1时，CA【10：6】都必须为0，所以我们最多也只用到了2048～2112，用于表示页内的oob区域，其大小是64字节。

PA0～PA5，称作页号，页的号码，可以定位到具体是哪一个页。由6个位控制，最多寻址64页，符合规格书中的一块有64页。

而其中，BA6～BA15，表示对应的块号，即属于哪个块,有10个位控制，寻址范围为1024个块。

// 可见：地址的传输顺序是是页内地址，页号，块号。从小到大。

简单解释完了地址组成，那么就很容易分析上面例子中的地址了：

0x7D0CCB8 = 0111 1101 0000 1100 0000 1100 1011 1000，分别分配到4个地址周期就是：

1st 周期，CA7～CA0 ：1011 1000 = 0x B8

2nd周期，CA11～CA8 ：0000 1100 = 0x 0C

3rd周期，BA7～PA0 ：0000 1100 = 0x 0C

4th周期，A27～A20 ：0111 1101 = 0x 7D

注意，上图图中对应的，*L，意思是低电平，由于未用到那些位，datasheet中强制要求设为0，所以，才有上面的2nd周期中的高4位是0000.。因此，接下来要介绍的，我们要访问第1000个块中的第25页中的1208字节处的话，所要传入的地址就是分4个周期，分别传入2个列地址的：0xB8，0x0C，然后再传2个行地址的：0x0C，0x7D，这样硬件才能识别。

4.读操作过程的解释

准备工作终于完了，下面就可以开始解释说明，对于读操作的，上面图中标出来的，1-6个阶段，具体是什么含义。

（1）操作准备阶段：此处是读（Read）操作，所以，先发一个图5中读命令的第一个阶段的0x00,表示，让硬件先准备一下，接下来的操作是读。

（2）发送两个周期的列地址。也就是页内地址，表示，我要从一个页的什么位置开始读取数据。

（3）接下来再传入三个行地址。对应的也就是页号。

（4）然后再发一个读操作的第二个周期的命令0x30。接下来，就是硬件内部自己的事情了。

（5）Nand Flash内部硬件逻辑，负责去按照你的要求，根据传入的地址，找到哪个块中的哪个页，然后把整个这一页的数据，都一点点搬运到页缓存中去。而在此期间，你所能做的事，也就只需要去读取状态寄存器，看看对应的位的值，也就是R/B#那一位，是1还是0，0的话，就表示，系统是busy，仍在”忙“（着读取数据），如果是1，就说系统活干完了，忙清了，已经把整个页的数据都搬运到页缓存里去了，你可以接下来读取你要的数据了。

对于这里。估计有人会问了，这一个页一共2048+64字节，如果我传入的页内地址，就像上面给的1028一类的值，只是想读取1028到2011这部分数据，而不是页开始的0地址整个页的数据，那么内部硬件却读取整个页的数据出来，岂不是很浪费吗？答案是，的确很浪费，效率看起来不高，但是实际就是这么做的，而且本身读取整个页的数据，相对时间并不长，而且读出来之后，内部数据指针会定位到你刚才所制定的1208的那个位置。

（6）接下来，就是“窃取“系统忙了半天之后的劳动成果的时候了，呵呵。通过先去Nand Flash的控制器中的数据寄存器中写入你要读取多少个字节(byte)/字(word)，然后就可以去Nand Flash的控制器的FIFO中，一点点读取你要的数据了。

至此，整个Nand Flash的读操作就完成了。

对于其他操作，可以根据上面的分析，一点点自己去看datasheet，根据里面的时序图去分析具体的操作过程，然后对照代码，会更加清楚具体是如何实现的。

NAND FLASH 搭配NOR FLASH的优缺点

常见的应用组合就是，用小容量的Nor Flash存储启动代码，比如uboot，系统启动后,初始化对应的硬件，包括SDRAM等，然后将Nand Flash上的Linux 内核读取到内存中，做好该做的事情后，就跳转到SDRAM中去执行内核了。

这样的好处是由于NAND 本身有坏块的可能性，所以为了保障启动万无一失，很多要求高级安全的产品，标注必须从NOR Flash启动uboot，而且从NOR启动还有一个好处就是启动速度快，NAND Flash的优点是容量大，但是读取速度不快，比不上NOR Flash，比如一些对于开机速度有要求的产品应用，比如车载液晶仪表，这类产品为了快速启动一般都是NOR FLASH+EMMC的配置，当然像赛普拉斯平台直接上hyperflash那就更快了。

NAND Flash的ECC校验简单说明

我们先来说说为什么需要ECC校验这个事情，其实上一篇文章我们说过由于NAND flash的自身的不稳定性，存在位翻转的现象，所以就存在写入到flash中的数据和读出来的数据不一样的情况发生，此时就需要有一个检验的机制，防止读出来的不正确，还可以纠正过来。

其实这个就类似于去银行存钱，你存了1W，过几天去银行去取钱的时候发现只有9000了，这个时候你就会拿出存条找银行理论，上次明明存的就是1W啊，你少的1000必须跟我纠正过来，其实这个就是NAND flash的ECC检验原理，发现有读出来的数据和存进去的数据不正确，此时就需要去纠正回来，当然这里的纠正的数据是有限制的，不是所有数据出错都能纠正过来。

ECC 校验是在奇偶校验的基础上发展而来的，它将数据块看作一个矩阵，利用矩阵的行、列奇偶信息生成 ECC 校验码。它能够检测并纠正单比特错误和检测双比特错误，但对双比特以上的错误不能保证检测。它克服了传统奇偶校验只能检出奇数位出错、校验码冗长、不能纠错的局限性。每 nbit 的 Ecc 数值可满足 2的n次方bit 数据包的校验要求。

当往Nand Flash 的Page 中写入数据的时候，每256字节我们生成一个ECC 校验和，称之为原ECC校验和，保存到 PAGE 的OOB数据区中。当从Nand Flash 中读取数据的时候，每 256 字节我们生成一个ECC校验和，称之为新 ECC 校验和。

校验的时候，根据上述ECC生成原理不难推断：将从 OOB 区中读出的原 ECC校验和新ECC校验和按位异或，若结果为0，则表示不存在错（或是出现了ECC无法检测的错误）：若3个字节异或结果中存在11个比特位为1，表示存在一个比特错误，且可纠正；若3个字节异或结果中只存在1个比特位为1，表示OOB区出错：其他情况均表示出现了无法纠正的错误。

这两期我们基本上把NAND FLASH的相关设计和使用都完整讲了一遍，下期会讲讲车载DRAM和EMMC的相关内容，敬请期待。

买电脑英特尔酷睿为什么是最好选择？

处理器、显卡、硬盘、内存等硬件之间的单独比拼，可以拿来做茶余饭后的谈资、也可以拿去做“餐前甜点”，但如果放在使用层面来看的话，每一个单独硬件的比拼对最终体验的影响其实不具有完全的决定性。很简单的例子，给你一颗顶级的酷睿i9处理器，再给你一块不到500MB/s写入速度的机械硬盘，电脑的运行速度会怎样？反之亦然，给你一个读写速度超过500MB/s的SATA固态硬盘，再给你一颗五年前的奔腾处理器，电脑的运行速度又怎样呢？

看吧，既然是电脑，那么它就是一个整体，包含了处理器、显卡、硬盘、内存、甚至是屏幕、散热设计、系统、软件、接口、连接等众多因素。把每一个硬件割裂开来去做单独比拼的话，实质上是DIY领域所关注的事情，而非PC领域关注的事情。

性能是核心竞争力平台级进步才是真的进步

所以第一个问题：“当我们在说PC性能的时候，我们到底在说什么？”

英特尔酷睿发展的重要指标是性能进步，这也是酷睿的核心竞争力。但性能提升的最终目的其实是为用户体验来服务的。用户体验是什么？这就不能简简单单归结为一个“性能强劲”了。

其实在关注酷睿性能发展的同时，我们更应该去关注因酷睿性能变化而带给PC的改变，尤其是笔记本电脑，近年来受益颇多。

LG Gram是酷睿优化降低功耗、缩小芯片体积的最好案例

17英寸只有1.3kg重量

2011年以前，笔记本电脑大多“蠢笨黑粗”。“轻薄本”三个字在当时基本是与“性能羸弱”四个字划等号。所以那时候给别人推荐轻薄本，大多数情况下是不会成功的。2011年之后，英特尔提出UltraBook超极本概念，起初也只是观望者众，而“吃螃蟹者”寡，但是英特尔围绕酷睿所做的两件事——提升性能、降低功耗——一步步让轻薄型笔记本成为主流，成为用户都认可的产品，为什么？

显性层面是，英特尔通过不断优化酷睿处理器性能，为轻薄本赋予了更强劲的性能表现，由此为用户带来了更好的体验，也转变了用户对轻薄本的看法；

隐性层面则是，英特尔通过不断优化制程架构，网络、连接、接口、使得酷睿平台在性能提升的同时达到更低的功耗、更高效的连接、更稳定的网络环境等等，从而使轻薄型笔记本在设计、制造上成为可能，进而成为常态。也使OEM厂商和用户都愿意去接受这样的产品。所以相比于显性层面来说，隐性层面才是酷睿平台核心竞争力的体现。

高效率连接使得酷睿平台拥有更好体验

除了轻薄本发生翻天覆地变化之外，英特尔酷睿平台的发展也塑造了游戏本产业的蓬勃。

以前不久发售的第九代酷睿标压移动处理器为例，除了i5、i7性能提升之外，还带来了i9-9980HK这颗极具里程碑意义的新产品。单核睿频5GHz使其达到了与桌面级处理器相当的睿频水准。此外，全系产品覆盖4核、6核、8核这三个对游戏而言最为适合的核心数分配，从而为游戏玩家也带来了更好的体验。

性能提升无疑是九代酷睿最直观、最直接的表现，但是这种提升反映在实际应用中有怎样的助益呢？

最近适逢《全面战争：三国》即将发售，这款游戏是最能体现九代酷睿性能提升，尤其是高主频和多核心带来的好处。

与显卡不同，处理器对游戏的影响其实更为重要。简单来说就是，显卡性能不行，你可能只会感到画面卡顿、或者显示不正常。但如果处理器性能不行，你可能根本就玩不了游戏。因为，游戏中的所有物理效果、粒子效果等，比如碰撞、爆炸等，都需要处理器即时演算来完成。

《全面战争：三国》大型战争场景会给处理器带来极高负载

所以为什么要以《全面战争：三国》为例呢？因为这款游戏里，弓箭的抛射、军队之间的对撞拼杀、火焰燃烧后产生的粒子、投石车攻城时的撞击等等，都需要强大的处理器性能来支持，否则你就不会看到恢宏的战争场景。

因此让我们回到开头的问题，当我们在说PC性能的时候，只有做到平台级的进步才是真的进步，才是推动PC产业发展的真正动力，才能让电脑变得如此多样化，才能真正满足不同用户的不同需求。这是酷睿革命性的意义所在，也是其最为核心的核心竞争力。

稳定品质是口碑保证体验是基石

用电脑的时候最怕什么？不是性能不济，而是莫名死个机、经常蓝个屏。不信？你问问身边在办公时遇到这些问题的朋友就知道了。

一切能用钱解决的问题都不是问题，同理，对电脑来说，一切能用性能解决的问题其实也不是问题。性能不济，我们可以升级硬件、甚至更换产品，终归是有很好的解决办法。但莫名死机、无故蓝屏这些问题就让人挠头了。

辛辛苦苦写的稿子，因为死机而丢失……

辛辛苦苦编的代码，因为蓝屏而功亏一篑……

这些感觉不少人都尝过。

因此，当性能不再成为问题的时候，稳定性就成了最宝贵的东西。

英特尔历来重视系统、软件与硬件之间的兼容和优化。去年“架构日”活动上提出的六大技术支柱中，软件是其中之一。可见其对英特尔未来战略的重要性。

众多合作伙伴为酷睿平台做优化，软件兼容性更优秀

在软硬件兼容性、稳定性上，英特尔从底层CPU指令集就开始了优化。通过新指令集的加入，从操作系统到软件能够发挥出更好的效能，具有更加稳定的表现。英特尔的编译和优化器同时也是软件开发商的标准工具，无论是操作系统层面，还是软件层面，甚至是游戏开发层面均是如此。在此基础上开发的各类软件，自然而然对酷睿有着更好的“亲和力”，可以更加高效的调用酷睿平台性能及特性，实现底层优化，带来更好的稳定性。

对此，作为经常评测不同产品的笔者深有体会。在酷睿平台上，各类测试软件、应用软件的流畅运行只是“基本操作”，长时间无死机、无蓝屏才是卓越体验的根基。相比之下，某A开头平台的测试体验就要差得多了，不是这个软件跑不了，就是那个软件跑一半卡死。不信？有机会的话你可以问问身边做过测试的朋友，看看谁的口碑更好。

三大创新改变未来整个平台“一起动”才是王道

在很多人的眼中，英特尔就是一家做CPU的公司，如果真是这么认为，那你真的是需要再补补课了。

处理器只是英特尔硬件平台上的重要一环，但不是全部。一台电脑里，雷电3接口是英特尔的，WiFi网卡可能是英特尔的，存储也可能是英特尔的。因此，PC创新、以及由创新而带来的体验升级，绝不仅仅是加几个核心、搞个Xnm工艺就能简单实现的，归根到底，PC创新和体验升级，讲究的是整个平台“一起动”。

连接层面，英特尔从2019年3月4日开始宣布向USB Promoter Group开放Thunderbolt协议规范，与此同时，USB Promoter Group宣称将发布基于Thunderbolt协议的USB 4规范。这意味着什么呢？

一个接口解决所有问题

意味着未来USB 4接口将兼容Thunderbolt 3特性，拥有高达40Gbps的数据传输速率，且具备视频、音频、外接显卡等设备的扩展，支持4K 60fps视频传输，支持100W PD协议供电。由此，未来搭载USB 4接口的PC将真正实现“一个接口解决所有问题”的理想。

存储层面。英特尔在年初推出了Optane Memory H10系列混合式固态盘。其将高性能、低延迟的傲腾内存芯片和低成本、高容量的QLC SSD融合在一起。兼顾了Optane Memory非易失性，低延迟、快速响应以及出色的性能一致性特点。以及英特尔QLC 3D NAND的高单元密度特性，为用户带来更为优质的存储性能体验。

傲腾混合式固态盘特性

借助英特尔傲腾混合式固态盘，以及英特尔酷睿U系列、Ｈ系列移动处理器的性能优势，日常用户可以体验到多任务处理状态下，文档打开速度提高2倍；多任务处理状态下，游戏启动速度提高60%；以及多任务处理状态下，媒体文件打开速度提高90%等性能提升。相对于普通NAND固态硬盘而言，傲腾混合式固态盘拥有更快的速度、更好的性能。与独立的TLC 3D NAND固态盘系统相比，英特尔傲腾混合式固态盘不仅能够更快地访问常用应用和文件，还能加速后台活动的响应。

除此之外，具有平台性能延展性的还有新一代的WiFi 6（IEEE 802.11ax）技术。

其实在电脑硬件层面，酷睿处理器性能领先为大众所熟知，但英特尔的WiFi技术同样是全球保持领先。随着英特尔10nm平台落地临近，最早在今年年底，我们就能够看到搭载WiFi 6的笔记本电脑上市。不仅如此，英特尔还与产业伙伴积极合作，推动路由器厂商跟进WiFi 6技术落地。同时，英特尔在技术上也秉持了开放态度，其M.2规格或USB规格的WiFi模块可以被直接应用于包括AMD主板在内的其它支持相应接口的平台之上。

以用户为本为用户服务

英特尔的技术创新，往往是遵循“以用户为本、为用户服务”这一原则。

无论是酷睿处理器平台性能的不断提升，还是雷电3接口、WiFi 6技术、傲腾存储等技术创新，亦或是大多数人难以感受到，却实实在在让我们的电脑变得“更好用”的指令集层面、软件层面、系统层面的优化，归根到底，都是希望给用户带来全方位的优质体验。

全球数十亿用户，无论你是游戏玩家、还是商务白领，无论你是轻度用户，还是重度发烧友，都能从酷睿平台上获得最佳体验。

智能座舱之存储篇第三篇---NAND Flash 一眼就看明白了

买电脑英特尔酷睿为什么是最好选择？

关于我们

产品中心

服务与支持

智能座舱之存储篇第三篇---NAND Flash 一眼就看明白了

买电脑 英特尔酷睿为什么是最好选择？

关于我们

产品中心

服务与支持

买电脑英特尔酷睿为什么是最好选择？