nand是什么门符号如何将原理图符号画得通俗易懂？-行情-上海羊羽卓进出口贸易有限公司

nand是什么门符号如何将原理图符号画得通俗易懂？

发布时间 : 2024-11-24

作者 : 小编

访问数量 : 23

扫码分享至微信

如何将原理图符号画得通俗易懂？

有很多关于绘制原理图符号的讨论。使你的原理图符号能够让人理解非常重要。有时用计算机辅助设计(CAD)软件包中预先做好的符号就可以了，但大多数符号并不太理想。请确保你的软件包能方便地创建符号，因为你可能得重新绘制每个单独元件，以及创建新的元件。CAD软件包含的上万种符号只是你重新绘制它们的基础。

好的原理图应该有可预测的信号流向。这个流向要求输入部分位于左边和上边，输出部分位于右边和下边。当然这并非铁板一块，但如果你希望其他工程师一眼就能理解你的原理图，遵循这个规则就非常重要。如果我高声对你喊叫，“区别什么有做这样？”这种语法结构显然让人难懂，但如果我按从右到左的顺序说，“这样做有什么区别？”那么你马上就能理解了。虽然许多半导体公司赚了很多钱，并提供很多支持，但很多时候他们专注于芯片内部，而做不到正确的原理图流向(图1)。

图1：目前许多公司画的原理图符号模仿的是元件的引脚图，而不是信号流向

图1中的六反相器U1不是很实用。它将6个反相器合成在一个符号中，并且左边和右边都有输入输出。引脚长度也不需要那么长。U2这个符号稍微好一些，输入都在左边，输出都在右边。像我这样一把年纪的人不喜欢彩色背景，因为经过六次黑白拷贝黄色会变成黑色，从而让你无法看清任何东西。我创建的U3由不同元件组成(异构元件)，包括6个相同的元件和表示电源与地的第7个元件。排阻RP1是非常愚蠢的画法，当这些电阻应该处于原理图上不同位置时很容易把原理图弄得一团糟。RP2显示了异构元件在这种时候的作用。

一些半导体公司采用ANSI符号画逻辑器件，这显然是由缺乏分析的线性思维的人发明的，而不是模拟工程师眼中的图形化思维(图2)。

图2：许多工程师都不喜欢ANSI/IEEE逻辑符号画法，这些符号简直是非徒无益，而又害之。显示实际的逻辑符号稍好一些。CAD软件包中附带的元件基本上是没有用的。较好的做法是将元件一分为二。更好的做法是将电源独立出来，这样就不会弄乱信号流向。模拟工程师最想要的是在元件内部稍微画一些能表示其功能的图案。

对于多元件封装来说(比如许多逻辑门)，原理图符号需要分解开来，因为你很少会在原理图的同一个地方使用全部这些元件。这个原则同样适用于双路或四路运放。元件符号可以采用德·摩根等效符号(图3)。我非常敬佩那些能够通过布尔表达式来理解电路工作的工程师，但我还是喜欢图形化的表达方式——通过图形可以想象位于D锁存器中的比特，或者多路复用器中断言给定输入的引脚。

图3：早在1995年，OrCAD 9就允许用德·摩根等效符号表示与非(NAND)门。Altium/CircuitStudio可以让用户给元件分配不同的“模式”完成相同的任务。如果你想画一个“引脚上负下正”模式的运放符号就非常方便。若是没有等效符号，如果你想垂直翻转一个元件，也会把正电源放到下边，把地放到上边去。通过调用绘制的德·摩根等效符号，你可以交换输入引脚，同时保持电源和地的位置不变。解决这个问题的另外一种方法是制作一个具有独立电源的异构元件(U6)。现在你可以垂直翻转运放，将负引脚放到上面来。

某个年代的原理图程序出现于这样一个时期：PCB上大约有40个14引脚的逻辑芯片，每个芯片配一个去耦电容，再加上一个卡缘连接器。在1985年，DOS OrCAD甚至不能画三角形。这是那个年代的局限，也是那个年代需要担心的事。当时许多公司觉得PCB上只有一个电源，即VCC(两个“C”代表“公共集电极”，因为所有这些逻辑门都馈送电源给许多晶体管的集电极)。因此PCB只需要VCC和地。CAD公司的程序员甚至认为不需要在芯片上显示电源引脚。他们只是发明了“零长度”引脚，然后版图设计程序会将所有相同名字的引脚连接在一起。程序员认为工程师使用最后生成网络表的原理图简直太蠢了。

说到地，“公共端”或“回流端”其实更贴切，除非你的电路连接到墙上插座的大地引脚(图4)。我承认这只是个人喜好，但我喜欢美国风格的电源和电阻符号，在晶体管和MOSFET上有个圆圈，且MOSFET清楚地指示了N沟道或P沟道类型。

图4：地、电源、电阻、晶体管和MOSFET等各种元件符号

我碰到过一位教授，如果他看到你在汽车收音机原理图上有大地符号，会给你不及格的判定。汽车底盘是一种不同的符号，不管Altium叫它大地，还是你在大多数PCB上使用的三角符号，都意味着公共端或回流端。我个人的喜好是使用箭头代表电源，我也没遇到过哪一位工程师喜欢R1和R2那样欧洲画法的电阻，甚至Altium里的可变电阻符号R3也没有意义，除非它有三个脚，或者在封装上把两个脚短接在一起。我也喜欢晶体管上的圆圈、短引脚、字母N或P清晰地显示MOSFET的类型，以及有助于显示管子类型的栅极引脚，可以翻转的P沟道类型，以便源极位于上面，因为更多的正电源也在上面。我很欣赏Altium/CircuitStudio显示体二极管。

在现代设计中，电源和地引脚不可见带来的问题是，当版图封装的电源连接错误时电路经常会烧掉。经常会烧。这是一个很严重的问题，因为你可能有多个带电源的层，而重新做PCB甚至重新搭建原型是很困难的。基于这个理由，我们许多人会把电源引脚明确地画出来。对于像四运放这样的多元件封装来说有三种方法来实现(图5)。第一种方法是你可以将电源引脚画在每个元件上。第二种方法是只将电源引脚画在其中一个元件上，这时要确保将所有未用元件也都放到原理图上。第三种方法是将四运放设计成由5个元件组成的异构封装，包括4个独立的运放和一个单独的电源与地引脚元件。这种方法的优点是你可以将电源与地元件和所有去耦电容放在一起。缺点是你可能忘了放电源与地元件，由此带来的灾难是器件没有供电而不是接错电源。一个技巧是将电源引脚作为封装中的第一个元件，这样当你放置这个元件时第一个放的就是电源。不管怎样，你都应该将所有元件都放到原理图中去，以便给未用元件合适的偏置，防止它们发生振荡。

图5：电源和地不要使用零长度的引脚

相反，最好在U1的每个元件上画出电源引脚。你也可以只在封装的某个元件上画电源引脚，但要确保所有元件都被放置，这样你就不会忘了连接电源(U2)。U3封装则是使用了一个单独的“元件”来画电源和地。这样做的优点是你可以翻转运放，根据电路需要灵活地将负引脚放在正引脚的上面或下面。

十几年前Cadence的OrCAD中就有这些异构元件了，这种方法还可以将连接器分解成若干块。这样做同样是为了保持原理图的信号流向，确保每根线连接正确的连接器(图6)。现在你可以确保你的原理图流向是从左到右的，使得其他工程师理解起来更加容易，也能让你在5年后再看时更加容易理解。

图6：如果你将连接器只画成一个元件符号，会使得原理图很乱(a)。通过使用OrCAD中的异构元件功能，或Altium/CircuitStudio中的元件“模式”，你可以将连接器分解开来，以便原理图的流向更清晰更容易理解(b)。

另外一个考虑是如何将诸如开关电源芯片这样的复杂元件画清晰。即使你将输入移到左边，输出移到右边，仍然很难理解这种元件的工作原理。针对这种情况，你可以在符号框中画一个简单的图，用来暗示这个元件的功能。不一定是数据手册中的框图，只需简单的表述，以便提醒你和其他人这个元件是做什么的。

还有其它一些原理图符号的惯例，它们更多的是偏好，而不是好的设计原则。我很喜欢用圆圈将晶体管包围起来。需要重申的是，那些半导体工程师画的晶体管才没有圆圈。我认为圆圈非常有用。同样，我很喜欢当走线发生交叉时做一个小的跳接。这就引出了另一个重要规则：没有4向结点。我见过一个传真过来的原理图，怎么都看不出走线是否只是交叉而不是连接在一起。结果我猜错了，这浪费了我一天时间。如果所有原理图都用跳接，“没有4向结点”规则就没那么重要了。令我高兴的是，最新版本的Altium/CircuitStudio可以显示跳接，并能自动防止生成4向结点(图7)。

图7：像我这样的老人在走线间没有连接关系时喜欢采用跳接的方式。需要注意的是，4向结点是原理图中的禁忌。Altium/CircuitStudio有产生跳接的选项，也有通过设置走线偏移消除交叉结点的功能，比如这个芯片的GND连接处所示。注意，库元件的左边是输出，右边是输入，与你想象的刚好相反。

我的做法是使用输入在左侧的规则重画元件符号(图8)。我还使用了独立的电源与地符号，以便减少杂乱现象，毕竟我们关心的是信号流向。大多数工程师理解555定时芯片内部的功能。但如果你不知道，或者你认为阅读该原理图的人不知道，那么你可以在元件内部画上一些或所有框图。Altium/CircuitStudio允许你在原理图符号上放置图片，因此我在网上找到一个很好的555定时器框图，经过一些细微调整后我将它放进原理图符号中。我不得不遵循它们的引脚输出结构，因此原理图上有些跳接(图9)。

图8：修改图7中的555定时器，将输入放在左边，输出放在右边，这样原理图流向更清晰。单独的电源与地符号消除了走线的杂乱现象。

图9：你可以在元件内部画一个框图来展示它的功能

这可以像显示一个集电极开路输出一样简单，或者像显示开关电源芯片内部功能一样更复杂一些。一些CAD软件包允许你将图像粘贴到元件符号内。

这里有个关键点。你可以用整个原理图来表示元件内部功能，或者要是对元件内部功能不是很关心的话，可以想让原理图更简捷。我的想法是适当在元件内画一些内容，比如集电极开路输出，但重要的是保持整个原理图清晰有条理，人们看起来容易理解。

好了，就剩最后一个模拟工程师的最爱了。在大学里，John Kuras经常开玩笑说功率晶体管应该用粗一点的线画得大一点。当时我们都嗤之以鼻，但现在我确实喜欢用更大的符号显示TO-3巨型封装的晶体管(图10)。成为模拟工程师就得接受重要性原则，而更大的晶体管更重要，而且画起来更容易。

图10：每个人都可以看出来，右边的晶体管是一个功率晶体管

原理图符号偏好就像是音乐偏好，它们非常个性化。这是你作为工程师的一种风格。像跳接和晶体管上的圆圈等事情不是很重要，而诸如输入在左边和上边、输出在右边和下边等事情则比较重要。我们都在争论如何处理既有输入又有输出的总线。我认为地符号很重要。网上有篇应用笔记，那篇笔记认为如果你根据符号建议的那样将它连接到大地，有可能烧坏二极管。

IC基础知识CMOS器件

该内容转载自Andy的ICer之路

1、MOS晶体管结构与工作原理简述

　　我们或多或少知道，晶体管在数字电路中的主要作用就是一个电子开关，通过电压或者电流，控制这个“开关”开还是关。晶体管大概有两种分类：一种是双极性晶体管（BJT，bipolar junction transistor），另外一种是金属-氧化物-半导体场效应晶体管（MOSFET或者MOS，metal-oxide-semiconductor field effect transistor）。我们这里主要来聊聊MOS了，那个BJT在现在数字IC设计中已经不是主流工艺了。

　　①MOS晶体管分为PMOS和NMOS，是哪一类MOS取决于衬底和掺杂浓度 。至于是怎么形成的，这太复杂了，简单的三言两语说不清楚，这里干脆就不说了，我们直接来看他们的截面图和简单地讲解它们的工作原理好了（以下均以NMOS为例）。

NMOS晶体管的横截面结构如下所示：

　　最底层是硅晶元圆衬底（substrate）(Body Si那里),最顶上是导电的栅极（gate），中间是二氧化硅构成的绝缘层。在过去栅极是由金属构成的，因此叫做金属-氧化物-半导体，现在的栅极使用的是多晶硅（poly）。MOS结构中，金属(多晶硅)与半导体衬底之间的二氧化硅会形成一个电容。

　　好吧，上面那一段看不懂也没关系，也不重要，需要你记住的是，上述的NMOS晶体管中，衬底是P型的，衬底上有两个n型的掺杂区域分别称为源极（Source）和漏极（Drain）（其实你把左边定义为漏而右边定义为源也没有问题，因为这个时候这个器件是对称的，在连接电源和地之后，S和D才真正确定）,中间最上面的称为栅极（ Gate），这就是NMOS的三个电极了（实际上的MOS是一个4端器件，它的衬底也是一个端）。下面来说一下他们怎么工作。

　　前面我们说了，晶体管的作用就是大致就是一个开关，在电流或者电压的控制下进行开和关，对于NMOS晶体管，我们现在给它加上电压，让它开始工作：

如上图所示，加上电压后，所谓的源极，就相当于电子的源头；所谓的漏极，就相当于漏出电子的开口；而中间的栅极，就像控制开关一样：一方面通过控制在栅极施加的高电平电压，使源漏之间出现沟道，电子通过沟道从源极流向漏极，电流的方向也就是从漏到源了，从而进行导电，也就是“开关”打开的的时候（由于是形成的N 沟道，也就是电子导电，因此成为N型CMOS）。另一方面再通过控制在栅极施加低电平电压，让沟道关断，因此就源漏之间就关断了，也就是“开关”关断的时候。上面就是NMOS的结构和工作流程了。（PMOS的工作流程恰好相反：通过控制在栅极施加的低电平电压，进行打开，而通过控制在栅极施加高电平电压，让沟道关断。）

注意：栅极的电压达到一定数值时，沟道才会形成，沟道形成时的电压称为阈值电压（Vth） 。

　　②下面我们来看一下I-V特性曲线（注意这两个称呼，一个是转移特性曲线，一个是输出特性曲线）：

　　　在前面我们知道，对于NMOS，源极(S)是接地的，漏极（D）是接数字电源的，在工作的时候，一般Vds是不变的，然后根据栅极（G）上的电压决定沟道是否导通。工作的时候，Vg的值（也就是输入信号的电压值）是一个定值，要么高电平（可能有波动），要么是低电平，从这里我们也知道NMOS工作的时候，是有电流从电源（VDD）流到地（GND）的（也就是从D流到S的），在电源电压不变的时候，这个电流随着栅极上的电压增大而增大。

　　　　③接着我们看看MOS的内部形成的电容（寄生电容），如下图所示：

　　　主要分为：

　　　　（1）栅和沟道之间的氧化层电容C1；　

　　　　（2）衬底和沟道之间的耗尽层电容C2；　

　　　　（3）多晶硅栅与源和漏的交叠而产生的电容C3 和C4；　

　　　　（4）源/漏区与衬底之间的结电容C5与C6。

　　好吧，其实这些个MOS这个电容我们看看就好了，毕竟我们不是做器件的。

2、CMOS单元电路与版图

　　在现在工艺中，我们主要使用的是成为CMOS（互补型半导体，Complementary MOS）的工艺，这种工艺主要就是把PMOS和NMOS这两类晶体管构成一个单元，称为CMOS单元或者反相器单元，其结构把PMOS和NMOS同时集成在一个晶元上然后栅极相连，漏极相连，下面是它的结构图（关于电路符号和功能将在后面讲）：

　　在上图中，左边是NMOS，右边是PMOS。A是共连栅极输入，Y是共连漏极输出，VDD连接PMOS的源极，GND连接GND。关于CMOS工艺阱的问题可以进一步查看该链接：http://www.doc88.com/p-065160919221.html

下面电路符号图了，上面的那个CMOS反相器对于的电路符号图如下所示：

　　现在我们就来分析一下这个CMOS反相器的工作原理来说明这个为什么CMOS工艺是主流吧：

　　A 当输入信号A=1时，PMOS关断，NMOS打开，输出信号Y的电压相当于GND的电压，也就是Y=0；在这个过程中，从VDD到GND这一个供电回路都没有导通，因此理论不存在电流从VDD流到GND，因此功耗为0.

　　B 当输入信号A=0时，PMOS打开，而NMOS关闭，输出信号Y=VDD=1，但是从VDD到GND这一个供电回路也没有导通，因此理论上也不存在电流从VDD流到GND，因此功耗也为0。

　　C 因此可以得出，理论上反相器进行传输信号时，没有功耗（好吧，我们应该这样说：功耗极其地低），这就是为什么使用CMOS的工艺的原因。

　　下面我们来看一下CMOS单元的版图：

　　左边是CMOS的电路符号，右边是版图（这个版图先凑合着看），下面来说一下这个版图吧：

　　这是一个是使用了p阱CMOS工艺的反相器版图。首先是从下往上看，金属（蓝色）连接到数字地（Vss）上面；白色背景红色虚线边框的P阱区域是为说明，下面的绿色掺杂区域形成的是NMOS，上面绿色掺杂区域形成的是PMOS；

　　然后绿色的掺杂区域分布在红色的多晶硅附近，然后多晶硅连在一起（也就是把PMOS和NMOS的栅极连在一起），然后通过金属引出（那个X表示通孔）为输入Vi。

　　然后下面的NMOS的源极通过通孔跟金属连在一起（绿色跟蓝色通过X连在一起）；NMOS和PMOS的漏极通过通孔连接到同一块金属上面然后当做输出。

　　PMOS的源极通过通孔连接到金属然后连接到了数字电源上。

　　上面的右图中，也展示出左图中的宽长比：在右边的版图中，NMOS的沟道是1/1，即沟道宽度与沟道长度的比例是1:1，而PMOS的宽长比是3:1（我们可以看栅与有源掺杂区的重叠部分来体会器件的宽长比，其中栅的宽度大致为沟道的长度）。在手画版图时，要注意是先后的区别，也就是哪一个区域被哪一个区域覆盖，简而言之就是：基本衬底在最下面，一次往上是阱衬底，然后是有源掺杂区，接着是栅，最后是金属和通孔。

　　更加抽象（好看一点）的图如下所示（N阱CMOS工艺）：

　　版图的基本知识就到这好了，更详细的知识还是查看更专业的书籍吧。

3、CMOS门电路

　　①CMOS非门：上面的一个CMOS单元的功能就是非门的功能了，因此CMOS非门也就是这个CMOS的单元，也称为反相器。其电路结构就是反相器的电路结构。

　　②（二输入）CMOS与非门（NAND）：

直接上图吧，CMOS与非门的电路符号结构如下所示：

　　　　（PMOS的电路符号栅极处本来应该有个小圈圈，表示低电平有效的）

③（二输入）CMOS或非门(NOR)的电路符号和工作原理如下所示：

　　　　　　（PMOS的电路符号栅极处本来应该有个小圈圈，表示低电平有效的）

　　数字逻辑电路都可以由上面的三种电路化简构成，也就是说一个电路可以由NAND或者NOR电路构成，我们来看看他们的特点来推导数字CMOS电路的特点。

容易知道（反正我们就当做结论好了）：

　　反相逻辑门的通用结构如下所示：

　　此外我们也注意到，使用到与功能的时候，NMOS网络是串联的；使用或功能时，NMOS网络是并联的。因此可以这么记忆：要NOMS都一起，才能一起（与），只要NMOS其中一个就可以（或），与还是或，可以根据NMOS的串并结构判断。

　　然后设计多少个输入的NXXX门，就把多少个NMOS串/并联起来，然后PMOS就是并/串就可以了。

4、CMOS的功耗表示

　　功耗是单位时间内消耗的能量，在数字系统中的功耗主要包括静态功耗和动态功耗，我们将从CMOS电路角度聊聊静态功耗和动态功耗。

　　CMOS的静态功耗：当CMOS不翻转/不工作时的功耗。在CMOS都不工作时，也就是晶体管都处于截止状态的时候，从VDD到GND并不是完全没有电流流过的，还是有些微电流从电源流到地，这个静态电流Idd称为电源和地之间的漏电流，跟器件有关（至于漏电流是怎么引起的，这里就不再阐述了）。初中的时候，我们就学过P=UI，因此静态功耗就可以这样表示 :

Ps = Idd*Vdd.

　　CMOS的动态功耗是信号在0和1变化之间，电容充放电所消耗的功耗。我们知道，不仅仅CMOS器件有寄生电容，导线间也有电容。将电容C充电到电压Vdd所需要的能量CVdd^2 。如果电容每秒变换f次（也就是电容的切换频率为f，在一秒内，电容充电f/2次，放电f/2次），由于放电不需要从电源那里获取功耗，因此动态功耗就可以这样表示：

　　　　　　　　Pd = 1/2* C*Vdd^2*f 即：

PS：上面主要是列举了一些主要的功耗，比如动态功耗中除了翻转时电容消耗功耗外，还有在栅极信号翻转的时候PMOS和NMOS同时导通引起的短路功耗。

该内容转载自Andy的ICer之路 ，仅供学习交流使用，如有侵权，请联系删除。

如何将原理图符号画得通俗易懂？

IC基础知识CMOS器件

关于我们

产品中心

服务与支持