nand 2017 3D NAND，可以怎么玩？

发布时间 : 2024-11-24

作者 : 小编

访问数量 : 23

扫码分享至微信

3D NAND，可以怎么玩？

相信我们都有所体会，当我们在购买苹果手机时，不同的内存大小价格也差距很大，这个内存指得就是闪存（Flash），苹果是第一家利用闪存来存储数据的公司。闪存又包括NOR Flash和NAND Flash二种，不过NOR Flash的容量较小一般为1Mb-2Gb，而NAND Flash能提供极高的单元密度，可达到高存储密度，适用于大量数据的存储，因此也是主流的闪存技术。从2018年开始，全球大多数的智能手机都已开始使用3D NAND存储芯片，不仅是智能手机，3D NAND芯片在数据中心、云、服务器、SSD、PC等领域也非常受欢迎。

在3D NAND技术推出之前，NAND闪存均为2D平面形式。2D NAND架构的原理就像是在一个有限的平面上盖平房，平房的数量越多，容量也就越大。过往存储芯片厂商将平面NAND中的单元尺寸从120nm扩展到1xnm 节点，实现了100倍的容量。不过随着单元尺寸达到14纳米的物理极限，2D结构在扩展存储容量方面有着很大的局限性（当工艺尺寸达到一定阶段之后，闪存就很容易因为电子流失而丢失其中保存的数据）。

随着2D NAND的微缩达到极限，2007年东芝（现在的铠侠）提出了3D NAND结构的技术理念，3D NAND是行业的一个创新性方向。与减少每个节点单元尺寸的平面NAND不同，3D NAND使用更宽松的工艺，大约介于30 纳米到 50 纳米之间，它通过增加垂直层数来获得更大的存储容量。因此，我们也可以看到，目前主流的存储芯片制造商均在竞相通过增加3D NAND垂直门数，以此来提高存储密度。他们已经规划了下一代3D NAND产品，包括232层/238层，甚至更大到4xx层甚至8xx层。虽说都在盖楼，但是各家盖楼所采用的架构却有所不同。

3D闪存的概念图（图源：铠侠）

架构一：V-NAND，代表厂商：三星

2013年，三星率先推出了V-NAND闪存，其中的V代表Vertical，垂直的意思，这是一种通过垂直堆叠3D空间中的穿孔连接其单元层的解决方案。三星是世界上第一家开发和商业化3D内存解决方案的公司，也为存储器行业创造了全新的范例。

2013年，三星所开发的第一个 V-NAND闪存仅有24层，目前三星的V-NAND已经发展到第八代，它共有200多层。2022年11月7日，三星宣布已开始量产具有200层以上的第八代1 TB的3D NAND (V-NAND)，并计划根据消费者需求将其推向市场。而且三星的目标是到2030年实现1000层。V-NAND闪存不断发展，每一代新的V-NAND都带来了显着的性能提升，以及更低的功耗。

三星86 Gbit 32层第二代V-NAND的横截面

在此，值得一提的是，在V-NAND 128层以前，三星的V-NAND采用的是单层蚀刻技术，它通过圆柱形通道连接电池，能够一次堆叠超过100层，并通过10亿多个孔互连。除了其创新的结构，V-NAND还采用了电荷陷阱闪存 (CTF) 技术来消除单元间干扰。通过在电池中引入非导电的氮化硅层，CTF技术使V-NAND技术免受电荷泄漏和数据损坏的影响。凭借着这一超高纵横比 (UHAR) 孔蚀刻支持的单层技术，三星一直主导着128层的3D NAND。

但是单次刻蚀最多也就到128层，因此，在 128 层设备之外，许多竞争对手采用的都是双层方法，例如美光将两个88层的结构相互堆叠，从而形成一个176层的器件；英特尔的144L 3D QLC设计已经转向了3层堆栈：48 + 48 + 48层，这种方法更容易实施。层数越少，执行HAR蚀刻步骤就越容易。

到了第七代512Gb 176层的TLC芯片，三星开始采用COP（Cell-on-Periphery）结构，后续1Tb 238L TLC产品将是第二代COP TCAT V8 V-NAND。COP结构的存储单元阵列区域位于外围设备上方，但COP结构还是有部分外围设备仍位于单元外部，这意味着必须减少单元阵列以及单元阵列下方和旁边的外围区域，来减小芯片尺寸。

各家存储厂商3D NAND不同架构的比较

（图源：techinsights）

架构二：CuA，代表厂商：美光/英特尔

美光从第一代32层3D NAND就开始采用这种在芯片的外围逻辑上构建其3D NAND阵列的方法，美光将之称为是CuA（CMOS-under-array）。该架构为容量增长、密度、性能和成本改进提供了一种扩展方法。将NAND的位单元阵列堆叠成更多层，每平方毫米硅片提供更多bit，从而实现更高的密度和更低的每bit成本。

2022年7月下旬，美光宣布了其232层3D NAND，据美光称，此232层的3D NAND实现每平方毫米最高的TLC密度(14.6 Gb/mm2)。面密度比同类TLC产品高35%到100%。据美光的信息，该3D NAND设备分成六个平面（当今市场上的许多NAND设备只有两个平面，也有的前沿设计采用四个平面分区来通道命令和数据流），以实现更高的并行度，从而提高性能。在每个芯片的基础上，增加的并行性通过支持可以同时向 NAND 设备发出更多的读写命令，提高了顺序和随机访问的读写性能。就像高速公路一样，车道越多，拥堵越少，通过给定区域的交通流量就越大。目前美光的232 层 NAND已出货。

232层，2 stack CuA NAND

（图源：美光）

英特尔和美光此前研发了FG CuA 3D NAND，在此科普一下，NAND闪存的存储单元技术大致分为浮栅（FG）技术和电荷陷阱（CT）技术。FG技术存储单元有一个栅极（浮动栅极），它在单元晶体管的控制栅极和沟道之间电浮动，通过向浮动栅极注入电荷（改变单元晶体管的阈值）来写入数据。

此前的2D NAND闪存所使用主流技术正是FG技术，不过随着NAND闪存技术从2D走向3D，除了英特尔-美光联盟外，各大厂商都放弃了FG技术，转而采用CT技术，如上文中提到的三星。采用CT技术的主要原因是CT技术在制造通孔存储器时比FG技术简单。而FG 技术因其卓越的数据保留特性、高温特性和优于CT技术的可控性而受到高度评价。

英特尔-美光联盟开发的3D NAND闪存技术共有三代，第一代是结合了32层内存通孔和TLC（3bit/cell）型多级内存的硅die，内存容量为384Gbit。第二代全面引入了CuA技术,将层数增加一倍至64 层（2个32 层堆叠）的硅芯片，并与 TLC 和 QLC（4 bit/cell）多级存储器技术相结合实现了商业化。第三代达到96层（2个48 层堆叠），存储容量与二代持平，硅面积减少至76%左右。

Intel-Micron联盟的3D NAND闪存技术

（图源：pc.watch）

Intel 第四代的144层转向自研，该NAND string首次在source和bitline之间由三层（upper deck，middle deck，lower deck和48L）组成，并为TLC和QLC设备保留了FG CuA结构。每个deck都可以分配给 QLC 或 SLC 块的任意组合，以充分受益于英特尔在存储系统中的新的block-by-deck概念。

不过英特尔已经退出了3D NAND市场，以90亿美元的价格将该业务出售给了SK海力士。

架构三：BiCS，代表厂商：铠侠/WD/SK海力士

铠侠（Kioxia）和西部数据（WD）正在联合开发名为 BiCS Flash的3D NAND。铠侠的前身是东芝，如开头所述，东芝是世界上第一个发明闪存（1987年）并且提出3D NAND技术的公司。早在Kioxia还是东芝的时候，就与SanDisk建立了闪存合作伙伴关系，后来西部数据收购了SanDisk，东芝成为了Kioxia，两家便成立了合资企业Flash Ventures（FV），成为合作伙伴。FV由WD / Kioxia各拥有50/50的份额，晶圆产能也被分成50/50的份额。

KIOXIA于2007年在学术会议上提出了BiCS FLASH™“批处理技术”的概念。据铠侠对BiCS FLASH™“批处理技术”的解释是：在BiCS FLASH™中，有一个板状电极作为控制栅(下图中的绿色板)和绝缘体交替堆叠，然后垂直于表面同时打开(冲孔)大量的孔。接下来，在板状电极中打开的孔的内部部分填充(堵塞)电荷存储膜(粉红色部分)和柱状电极(灰色部分为柱状结构)。在此条件下，板状电极与柱状电极的交点为一个存储单元。在BiCS FLASH™存储单元中，电子在穿过柱中心的电极（灰色结构）和电荷存储膜（粉红色）之间交换。这样，存储单元不是一层一层地堆叠起来，而是先堆叠板状电极，然后在它们之间开一个孔，连接电极，这样就形成了所有层的存储单元一次性降低制造成本。

BiCs的基本流程

（图源：铠侠）

2015年铠侠&西部数据推出了48层BiCS 3D NAND ，2017年为64层，2018年为96层，2020年达到112层。2021年，铠侠和西部数据宣布了他们的第六代 BiCS 3D NAND 技术，该技术有162层，这也是采用CuA概念的第一款产品。西部数据透露的路线图中显示，下一代“BiCS+”将在2023 年底推出，层数应增加到200多个。

西部数据的NAND发展路线图

（图源：西部数据）

作为全球最主要的NAND闪存公司之一，SK海力士是最后一家开发3D NAND闪存技术的公司。据Tech insights的分析，从2015年到2019年，SK Hynix陆续开发了四种类型的存储单元阵列：2015年至2016年开发的首个存储单元阵列采用类似于Kioxia开发的称为“ SP-BiCS”的单元阵列“ P-BiCS”的结构，似乎是32层；2017年其又开发了存储单元阵列的改进版本—“ DP-BiCS Gen1”，估计为48层；2018年，SK海力士开发了一种名为“ DP-BiCS Gen2”的存储单元阵列，该阵列具有将存储堆栈分为两个“层”（也称为“甲板”）的结构，估计为72层。

SK海力士的3D NAND架构发展

（图源：Tech insights）

架构四：4D PUC，代表厂商：SK海力士

2018年11月，从第四代96层3D NAND开始，SK海力士推出了新的命名法——4D PUC（Periphery Under Cell），PUC是一种将外围电路重新定位到电池底部的技术，如下图所示。尽管有这个名字，该公司并没有在四维空间中创建产品，“4”这个数字所代表的其实是一种先进性（而不是指进入第四维度）。它是3D架构变体的商品名，首批所谓的4D NAND设备提升了CTF（电荷撷取闪存）NAND阵列下的外围电路，从而在芯片上节省更多空间，并进一步降低生产成本。按照SK海力士的说法，与3D相比，4D 产品单位单元面积更小，生产效率更高。

SK海力士对4D NAND的解释

（图源：SK海力士）

98层之后，SK海力士陆续开发出128层、176层3D NAND。2022年8月，SK海力士宣布已开发出世界最高238层4D NAND闪存，也是尺寸最小的NAND，预计2023年上半年开始量产。SK 海力士目前的4D NAND技术现已被公认为行业标准。

PUC架构使得4D NAND允许在固定区域内实现高密度，减小了芯片尺寸，但缺点是堆叠技术可能在未来达到极限。SK海力士计划以多站点电池（MSC）为核心来克服这一障碍，通过微制造将现有电池分成两个较小的电池来存储数据，减少电池堆叠的数量，同时水平扩展电池密度，这也是SK海力士 4D 2.0的技术概念的核心要素之一。

架构五：Xtacking，代表厂商：长江存储

3D闪存中除了存储阵列之外这些外围电路会占据相当大的芯片面积，可以看出，上述这些存储厂商所采用的架构大多是是将外围电路放到存储单元下方。而长江存储所采取的是与其他公司完全不同的方法——Xtacking。

Xtacking技术是把存储阵列和外围电路分开来做，分别在两个独立晶圆上加工，虽然NAND闪存不适合用更先进的制程来加工，但是外围的电路却可以。两部分选用合适的工艺节点完成后，完成的内存阵列晶圆通过数十亿个垂直互连通道(VIAs)连接到外围晶圆。如下图所示，将外围电路位于内存之上，然后通过铜混合键合技术堆叠并连接它们，可实现更高的位密度。但是这种粘合技术仍然很昂贵。

图源：长江存储

总结

迄今为止，主流的3D NAND架构大抵有以上这五种：V-NAND、BiCS、CuA（COP）、4D PUC和Xtacking。然而就像盖高楼大厦一样，简单的堆层数不是最终目的，高楼不仅要高，还要保证可以通过安全高效的电梯轻松抵达，即每个存储芯片内部的V-NAND能否以更快、更高效、更省电的方式继续上升？这就非常考验各家的本领。随着NAND技术的进步，局限性也将浮出水面。

321层！韩企刷新存储芯片技术，缺少设备的长江存储如何破局？

8月9日，韩国存储芯片企业SK海力士 ，在世界闪存峰会“FMS 2023”上公布了321层4D闪存芯片 开发的进展，并展示了相关样品，计划2025年实现量产。

目前，主流的3D/4D NAND Flash（闪存）目前在200层以上，分别是SK海力士的238层、三星的236层、美光的232层、长江存储的232层、铠侠和西部数据共同推出的218层。

如今，SK海力士成为首家官宣300+层（321层）的芯片企业，将三星、美光、长江存储甩在身后。

可以想象，2025年将成为300+层闪存的发展元年，你做不到300+，就会失去先机、丧失市场，甚至沦为“others”。

三星、美光、长江存储都是具有实力的存储芯片玩家，也具备研发300+层NAND Flash的能力，时间上不会落后SK海力士多久，但是长江存储由于半导体设备受限，恐怕短期无缘300+层。

那么问题来了，128层的闪存已经够用，为何一定要发展321层呢？长江存存储如果受限，无法突围，会出现什么现象，又该如何面对？

层数越高、存储空间越大

在讲层数与存储空间之前，先科普几个知识点。

什么是NAND？

NAND 其实不是缩写，是Not AND，意思是为：与非， 我们常称之为“门非门存储器”，它是由特殊的与非门元件组成。

NAND拥有两层介质，第一层是由垂直排列的二极管组成的NAND阵列，这个阵列形成数字开关，可以保存数据。第二层就是门非门位，由晶体管组成，可以将数据存储在第一层的NAND阵列中。

NAND在读写时，根据电荷的大小（和阈值电压相比较），形成数字数字1或0，无数个1、0被二进制表示，最终成为了我们看到的数据。

采用NAND技术的存储器，具备“非易失性” ，简单来说就是断电后，数据不会丢失。

什么是NAND Flash？

NAND Flash全名为Flash Memory，属于非易失性存储设备(Non-volatile Memory Device)， 它基于NAND的“与非门技术”，我们常称之为快闪存储器。

它的特点就是低功耗、高存储、快速读写，被广泛应用于智能手机、个人电脑、数码相机、移动硬盘、U盘中。

当然，也拥有NAND“非易失性”的特点。

NAND Flash与DRAM同为存储器，有何不同？

存储器主要分为两种，分别是NAND Flash和DRAM ，二者规模均在数百亿美元以上,合计占整个半导体存储器市场比例达到97%以上。DRAM比NAND Flash 市场稍大。

DRAM主要应用于电脑内存、手机内存、及其他电子设备内存市场，读写速度非常快，但是数据保存时间较短，需要经常刷新。

NAND Flash同样应用于 电脑存储、手机存储、及其他电子设备存储市场，读写速度较慢，但是保存时间长，不需要经常刷新。

作为普通消费者，最直观的理解是这样的。

例如一台8+256GB的手机，前面的8代表着内存，就是DRAM存储；而后面的256代表着存储空间，也就是NAND Flash。

手机关机后，内存清零，我们的内存数据也就丢失了；但是我们存在手机上的照片、视频不会丢失，因为NAND Flash断电后也能保存数据。

早期的NAND是2D的，平铺在一个平面上，设计简单，造价低，但是存储空间太小。为了在有限的晶圆空间上，实现更大的存储，于是3D NAND诞生了。

3D NAND通过将原本平铺的储存单元堆叠起来，形成多层结构 ，来提供更多的容量，原本只有1层的储存单元，堆叠成64层、128层、232层甚至321层。

理论上来讲，3D NAND可以无限堆叠，当然实际上因为技术、造价等多方面原因，会达到一个极值，就像摩尔定律一样，达到一定极限后，很难再迭代。

从2D NAND到3D NAND就像平房到高楼大厦，同样一块土地，你盖平房，可能就住一家四口人，但是你盖成高层，可以住几十户。

所以，三星、SK海力士、美光、长江存储比着劲的往高盖。

2016年实现了48层 3D NAND 芯片；2017年64层成为了主流技术；2019年突破128层；2022年来到了232层。

SK海力士计划2025年量产321层 3D NAND；三星计划在2026年推出第十代 V-NAND，将达到430层，甚至扬言到2030年3D NAND会达到1000层。

大家试想一下，1000层的NAND芯片，如果保持每层的存储单元不变，这要有多高？几毫米手机的能装的下吗？

早在3D NAND发展之初，晶圆厂商就研发了立体堆叠晶圆，这种晶圆可以在层数增加的情况下，每个存储单元也比以往更大，接受电荷信号更饱满，自然相比以往2D NAND通过升级制程工艺、缩小存储单元的方式，在寿命、性能、稳定性等方面拥有更佳的表现。

但是，达到一定层数后，就需要新技术、新工艺了，所以未来1000层还在梦中，321层或许是最近几年需要攻克的技术。

否则，在新工艺下，存储空间有了，但是成本太高，恐怕也很难有市场。

然而，更难的是国产存储厂商，面对设备的限制，如何在保证128层和232层的基础上，突破321层呢？

绕不开的半导体设备

2022年10月7日，美商务部宣布了《出口管理条例》新的修订版，即“出口管制新规”，被称为“史上最严厉的” 出口管制新规。

根据规定，以下几种设备在向中国企业出口时，需要进行必要的审查。

1、用于制造18nm或以下的DRAM芯片的设备；

2、用于制造128层或以上的NAND闪存芯片的设备；

3、用于制造14nm或以下的逻辑芯片的设备。

而这三大系列的半导体设备，成为了制约国内先进芯片制造的“三座大山”，这三座山有多大呢？

根据相关数据，美、日、荷三国把控着全球91.5%的半导体设备 ，美国占据41.7%的份额，日本占据31.1%，荷兰占据18.8%。而且在高端设备领域占比更大。

2021年中芯国际生产线上海外设备高达90%，美国设备占比就达到了60%，其次是日本、荷兰的设备，国产设备仅10%左右。

内地存储芯片企业长江存储，同样大量使用了进口设备，仅美、日、荷三国设备占比就达到了75%，而国产设备甚至不足16%。

这些数据，严重表明，国产芯片企业严重依赖海外进口设备。

3D NAND闪存芯片，其特殊的立体结构更依赖于刻蚀机和物理沉积设备 ，当然在浸润式DUV光刻机 前提下。

也就是说，3D NAND最关键的设备为光刻机、刻蚀机、物理沉积设备。

首先浸润式光刻机被荷兰ASML、日本尼康所把控，而日本、荷兰先后宣布了半导体设备出口管控措施，所以购买荷兰、日本的先进光刻机成为了泡影。

而国产光刻机目前是上海微电子的90nm光刻机，无法满足需求。这种情况下，一是使用以前的产线，降低产量；二是等待国产光刻机的突破。

再看刻蚀机 ，其实国产刻蚀机整体是不错的，中微公司甚至做到了5nm，并且进入了台积电的生产线，要知道，台积电可是全球最先进的芯片代工企业。

但是要使用中微公司的刻蚀机制造232层、甚至300层以上的3D NAND芯片，恐怕还是有些欠缺。

因为，存储颗粒的层数越高，对刻蚀的要求也就越高，需要更大的垂直深度，这样才能提高良品率、提升晶体管密度、降低成本。

而美国的泛林集团采用的最新技术——“电质刻蚀技术”，恰好能满足这种需求，所以，存储芯片企业（包括长江存储）更青睐于泛林集团的刻蚀机。

所以，中微公司仍需努力，针对存储芯片采用新技术、新方案。

物理沉积是通过溅射或蒸发靶材材料来产生金属蒸汽，然后将金属蒸汽冷凝在晶圆表面上的过程。

物理沉积工艺广泛应用于逻辑芯片和存储芯片制造超薄、超纯金属和过渡金属氮化物薄膜。而3D NAND芯片的阻挡层沉积恰好需要这种工艺。

层数越高，就越需要精密的物理沉积设备，否则会影响存储芯片的良品率，漏电率也会大幅提升。

该领域中，美国的应用材料是无可争议的市场领导者，其拥有25年以上的丰富经验，公司的 Endura 平台是当前 PVD 金属化的业界黄金标准，可以获得质量最高最佳的界面和薄膜质量。

国内的拓荆科技，在技术和工艺方面，与应用化学仍然存在很大差距，仍然需要时间进行迭代。

可以看出，国产设备目前尚无法满足128层以上3D NAND 的制造需求，长江存储短期的目标仍然是128层、232层的制造和量产。

写到最后

韩国SK海力士官宣321层3D NAND，赚足了眼球，也让国内芯片厂商感觉到了巨大压力。

长江存储已经实现了232层闪存的量产，但设备采用了进口设备，在半导体设备出口限制政策下，128层以上已经受到了影响，短时间更是无缘321层。

目前唯一的办法就是等待国产设备的攻关，至于SK海力士，只能先让它飞一会了！

我是科技铭程，欢迎共同讨论！

3D NAND，可以怎么玩？

321层！韩企刷新存储芯片技术，缺少设备的长江存储如何破局？

层数越高、存储空间越大

绕不开的半导体设备

写到最后

关于我们

产品中心

服务与支持