NOR闪存基础知识
电子产品因数据存储、内部指令执行、系统数据交换等功能需要，往往在设计上有一定存储空间的需求。单片机自身的存储有时不能满足实际应用的需要。因此，电子工程师在产品设计时会采用各种闪存（Flash Memory）芯片。
NOR闪存和NAND闪存
嵌入式工程师或者电子工程师在选择闪存时必须考虑很多因素：采用哪种类型的架构（NOR或NAND）？是选择串行接口（serial）还是并行接口（parallel）？是否需要纠错码（ECC）？等等。如果处理器或控制器只支持一种类型的接口，选择起来就相对容易。然而现实情况往往并非如此。这里我们先来认识一下闪存的两种架构：NOR和NAND。
NOR架构的布线和结构如下图所示。每个记忆单元互相独立，都有一段直连到地，组成一个类似NOR闸（或称“或非门”）的电路。当两个字线中有一个字线（Word Line）被拉低（0）时，相应的位线（Bit Line）就会被拉高（1）。而想要位线被拉低，则需要两个字线都拉低。
NOR Flash 闪存在硅上的布线和结构 (图片来源：维基百科)
NAND架构的布线和结构如下图所示。多个（通常是8个）记忆单元以类似NAND闸（或称“与非门”）的方式彼此串联。当所有的字线都拉高（1）时，位线就被拉低（0）。
NAND Flash 闪存在硅上的布线和结构 (图片来源：维基百科)
NOR闪存架构提供了足够的地址线来映射整个内存范围。这使其具有随机访问和读取时间短的优势，成为“代码执行”的理想选择。NOR架构另一个优点是在闪存的使用寿命内每个储存单元的好坏情况都是可知的。缺点包括单元尺寸较大，导致每比特成本较高，且写入和擦除速度较慢。
相比之下，NAND架构与NOR架构相比，单元尺寸更小，写入和擦除速度更高。缺点包括读取速度较慢，且采用I/O映射型或间接接口，比较复杂，不允许随机访问。另一个主要缺点是存在坏块。NAND Flash在出厂时通常有98%的单元正常工作，在产品的整个使用寿命中可能会发生额外的故障（坏块），因此需要在器件内部设置纠错码（ECC）功能。
总结NOR架构与NAND架构的区别如下：
一般来说，对于需要较低容量、快速随机读取访问和较高数据可靠性的应用，如代码执行所需，NOR闪存是一个很好的选择。比如，在物联网和人工智能技术蓬勃发展的今天，NOR闪存就可以应用在很多设备上来存储、运行程序以让产品更加智能。而NAND闪存则是数据存储等应用的理想选择，因为这些应用需要更高的内存容量和更快的写入和擦除操作，因此SSD等都是使用NAND闪存。
目前NOR闪存市场占有率排名靠前的有华邦（台湾）、旺宏（台湾）、兆易创新（中国大陆）、赛普拉斯（美国）、美光（美国）。行业内主流NOR Flash产品的工艺节点仍为65nm。合肥恒烁半导体在2020年4月推出50nm高速低功耗产品，中国大陆半导体厂家已经开始在NOR闪存的赛道奋起直追。而NAND 市场占有率主要集中在三星（韩国）、东芝（日本）、西部数据（美国）、美光（美国）、英特尔（美国）、SK海力士（韩国）等传统大厂手上，国产厂商与之还存在一定技术差距。但也有好消息传来：长江存储在2020年初宣布将跳过96层，直接量产128层闪存，惟具体时间表还没有公布。
NOR闪存的电气接口
NOR闪存刚问世时，采用的是带有并行地址和数据总线的并行接口。随着密度的增长，并行接口的信号数逐渐提高，使得电路设计变得更加困难。在这种情况下NOR闪存的接口开始向串行发展，但相较并行接口其性能受到一定的影响。下面讨论几种采用不同接口方式的NOR闪存。
并行NOR闪存的电气接口
顾名思义，并行NOR闪存使用类似SRAM的并行地址和数据总线与存储器控制器进行接口。市场上的并行NOR Flash器件一般支持8位（8-bit）或16位（16-bit）数据总线。地址总线的宽度取决于Flash的容量。地址总线的宽度可以用以下公式计算：
总线宽度 = log2 (以bit计的总容量 / 以bit计的数据总线宽度)
根据此公式我们可以算出具有16位数据总线的2-Gbit（256MB）NOR闪存将有27条地址线。一个256MB的内存如果使用并行接口的话，算上片选、重置等脚位后将会有30多个电气接口，给电路设计带来很大的难度。
我们再来看看除了地址线以外并行接口还需要哪些信号：
并行NOR闪存的接口方式(图片来源：赛普拉斯)
不难看出并行NOR闪存使用的接口数会非常多，给电路设计带来很大困难。因此目前大多数的NOR闪存都采用了串行接口。
串行NOR闪存的电气接口
串行接口的接口数量大大减少，可以实现更小的器件封装和更简单的PCB布线。缺点是牺牲了NOR闪存的主要优势之一，即直接随机存储访问。
串行NOR闪存通常使用串行外设接口(标准SPI)协议与存储器控制器连接。为了实现更高的速度，可以使用双SPI(Dual SPI)和四SPI(QUAD SPI)接口。
我们以合肥恒烁半导体出品的32M-bit(4MB) NOR闪存ZB25VQ32B为例：
Datasheet of ZB25VQ32B(ZBIT Semi)
从ZB25VQ32B的规格书我们可以看到，在数据传输方式上，该NOR闪存同时支持Standard SPI、Dual SPI和Quad SPI三种方式。得益于串行接口，ZB25VQ32B的封装采用SOP-8(5.3mm x 7.9mm)和DFN-8(3mm x 4mm)这种8个管脚的小型封装，大大简化了电路设计。
ZB25VQ32B的管脚与封装
ZB25VQ32B的管脚说明如下：
ZB25VQ32B 管脚及说明
串行NOR闪存的接口方式(图片来源：赛普拉斯)
跟并行传输每个时钟周期可以传输8或者16个bit数据比，串行接口的传输速率低了很多（每个时钟至多4bit），但是这是硬件设计上的必要妥协。市面上大多数的串行NOR闪存在不同厂商之间都是兼容封装的，因此即使在设计阶段完成后，也可以很容易地更换器件。这使得开发人员不仅可以在不同厂商之间进行更换，还可以迁移到其他更大或更小容量的NOR闪存器件上，而不必完全重新设计系统。以合肥恒烁半导体3V ZB25系列NOR闪存为例，以下不同容量的闪存之间都采用了相同的封装，电子工程师可以根据产品设计需要选择合适的产品：
8MBit, ZB25VQ8016MBit, ZB25VQ1632MBit, ZB25VQ32128MBit, ZB25VQ128等等NOR闪存应用的电路原理图
以ZB25VQ32这类SOP-8封装的NOR闪存为例：
C1 = 100nF, R1 = 50Ω, R2 = 10KΩ, R3 = 100KΩ
声明：本号对所有原创、转载文章的陈述与观点均保持中立，推送文章仅供读者学习和交流。文章、图片等版权归原作者享有，如有侵权，联系删除。
RK3588 接口电路的PCB设计建议（附白皮书下载）
1.1 Clock时钟电路PCB设计
时钟电路就是类似像时钟一样准确运动的震荡电路，任何工作都是依照时间顺序，那么产生这个时间的电路就是时钟电路，时钟电路一般是由晶体振荡器、晶振、控制芯片以及匹配电容组成，如图7-1所示。（文末附《RK3588 PCB设计指导白皮书》下载入口）
针对时钟电路PCB设计有以下注意事项：
1、晶体电路布局需要优先考虑，布局整体紧凑，布局时应与芯片在同一层并尽量靠近放置，以避免打过孔，晶体走线尽可能的短，远离干扰源，尽量远离板边缘。
2、如果出现晶体电路在布局过程中与芯片放置在不同层的情况，应尽可能的让靠近芯片，让走线变短，并需要将晶体走线全程进行包地处理，以避免被干扰。
3、晶体以及时钟信号走线需要全程包地处理，包地线每隔200-300mil至少添加一个GND过孔，并且必须保证邻层的地参考面完整，如图7-2所示。
4、晶体的当前层可围绕其进行GND走线形成地环，在地环放置GND过孔，连接到相邻的GND平面层，用以隔离噪声，如图7-3所示。
4、时钟走线Xin与Xout以及晶体下方投影区域禁止任何走线，避免噪声耦合进入时钟电路。
5、晶体下面相邻层必须保证完整的参考平面，避免出现跨分割现象，有助于隔离噪声，保持晶体输出，如下图7-4所示。
1.2 Reset电路的设计
Reset复位电路是一种用来使电路恢复到起始状态的电路设计，一般简单的复位电路由电容串阻电阻构成，再复杂点就有三级管等配合进行，RK3588内置复位电路，如下图7-5所示。C1100是作为滤除噪声干扰等，防止复位信号被干扰。
Reset电路的PCB设计注意事项如下：
① 在布局时，RESETn复位信号远离板边缘和金属接插件，以防止因 ESD引起的异常而导致复位模块死机。
② RESETn复位信号的滤波电容需要尽量靠近其所对应的芯片管脚放置，并且此信号应该先经过滤波电容再
连接芯片管脚，如下图7-6所示。需要注意的是对应滤波电容的地焊盘需要扇出8/16mil的地过孔，如果存在空间充足的情况可以打上2及以上的地过孔，更良好的接地。
③ RESETn复位信号需要远离DCDC,RF等干扰强的信号，防止信号受到干扰。如果存在走线长度比较长的情况，那么则需要对其进行包地处理，并且在包地线上大约间隔400mil放置一个GND过孔。
④ 布局过程中RESETn按键的TVS保护二极管需要尽量靠近按键器件放置，如下图7-7所示：信号拓扑为：按键→TVS→100ohm→电容（靠近 CPU&PMIC）→CPU&PMIC，如果出现ESD现象，那么ESD电流必须需要先经过TVS器件进行衰减。
1.3 DP1.4接口的PCB设计
DP接口即为DisplayPort接口，是由视频电子标准协会发布的显示接口。DP接口将在传输视频信号的同时加入对高清音频信号传输的支持，并且同时支持更高的分辨率以及刷新率。DP1.4通信端口规范新标准基于DP1.3规范，宽度不变但加入了显示压缩流技术，前向错误更正，高动态范围数据包等。
DP1.4接口有如下表7-1 PCB设计注意事项：
1、建议在BGA区域的以下位置加地通孔，如图7-8（a）所示，并建议按图7-8（b）所示作包地处理，其中L为包地线地过孔间隔，D为包地线距离信号线之间的空气间距，建议≥4*W。
2、差分对内等长误差控制6mil，应该按照以下要求进行等长控制，如图7-9所示。
注意：DP连接器工作速率≥8GGbps时，请按照第五章5.6节的连接器优化建议进行设计处理
1.4 PCIe接口的PCB设计要求
PCI-Express，简称“PCI-e”是一种高速串行计算机扩展总线标准，PCI-E属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽，它的主要优势就是数据传输速率高。RK3588 芯片拥有5个PCIe3.0 控制器，2个 PCIe3.0 PHY，3个PCIe2.0 Combo PHY。
PCI-E2.0和PCI-E3.0主要存在以下不同：
① 最大数据率不同：PCI-E 2.0只能提供5GT/S的最大数据率，而PCI-E 3.0的数据传输率则达到了8GT/S，提高了总线带宽。PCI-E 3.0规范将数据传输率提升到8GT/S，并且保持了对PCI-E 2.x/1.x的向下兼容，继续支持2.5T/S、5T/S信号机制。
② 编码方式不同：PCI Express 3.0工作在8T/S频率上，取消了传统的8b/10b编码，它将引入包括信号强化（enhanced signaling）、数据完整性（data integrity）、传输接收均衡、PLL改善、时脉数据恢复和通用扩展等多项技术。
针对PCI-E2.0和PCI-E3.0的不同特点，对应也有不同的PCB设计要求。
PCI-E接口的PCB设计有如下表7-2所示注意事项：
建议在 BGA 区域的以下位置加地通孔，并建议差分信号作包地处理，包地线的地孔间隔小于300mil。如图7-11所示。
1.5 HDMI接口的PCB设计
高清多媒体接口（High Definition Multimedia Interface），简称：HDMI，是一种全数字化视频和声音发送接口，可以发送未压缩的音频及视频信号。随着技术的不断提升，HDMI的传输速率也不断的提升，HDMI2.0最大传输速率可达14.4Gbit/s，HDMI2.1最大传输数据速率可达42.6Gbit/s，因此对其PCB的布线也提出了更高的要求，RK3588有2个HDMI2.1/eDP的Combo PHY接口，RK3588芯片支持HDMI2.0 RX，向下兼容HDMI1.4b。
1. HDMI接口的PCB布局要求
① HDMI接口按照外形结构要求放置PCB板边，方便插拔。
② ESD静电保护器件靠近HDMI座子放置，在布局方面，ESD器件一定要靠近HDMI的端子放置，以保证ESD作用能发挥出来，优先于串阻串容。
③ 其它如防倒灌电路、分压电路等可以采取就近原则摆放HDMI座子附近。
④ HDMI接口5V供电电路靠近HDMI座子放置。
2. HDMI接口有如下表7-3 PCB布线设计要求
① 建议在BGA区域的以下位置加地通孔，如图7-13（a）所示，并建议按图7-13（b）所示作包地处理，其中L为包地线地过孔间隔，建议小于150mil，D为包地线距离信号线之间的空气间距，建议≥4*W。
② 注意隔直电容和电阻之间的走线需按差分信号要求进行布线。
③ 590ohm电阻做隔层参考，相邻层挖去和电阻PAD大小一样的GND铜皮。同时不允许差分走线和电阻PADS之间有残桩，如图7-14所示 。
注意：HDMI连接器工作速率≥8Gbps时，请按照第五章5.6节的连接器优化建议进行设计处理
1.6 SATA3.0接口的PCB设计
RSATA是serial ATA缩写，即串行ATA。它是一种电脑总线，主要功能是用于主板和大量存储设备（如硬盘即光盘驱动器）之间的数据传输。SATA3.0可在存储单元、磁盘驱动器、光学和磁带驱动器、主机总线适配器(HBA)之间提供理论最高6Gbps(750MB/s)速度的链路速度，对PCB设计提出了新的设计要求。SATA 3.0的接口定义如表7-4所示。
1、SATA3.0的PCB设计要求
① 为了避免板上的信号反及过压保护防止芯片被损坏。SATA的收发AC耦合电容都放置在连接器端，如图7-16所示。
② SATA是高速差分，包含一个发送讯号对和一个接收讯号对，使差分对的走线长度保持一致非常重要，不匹配的走线长度会减少信号之间的差值，增加误码率，而且还会产生共模噪音，因而增加EMI辐射，误差要求按照<6mil的要求，差分对内等长需按照差分等长处理规范，如图7-17所示。
③ 差分线对应尽可能的在PCB表层走线(微带线)，如果差分线对必须在不同的层走线，那么过孔两侧的走线长度必须保持一致，改变走线层，则必须保证走线层改变后仍有合适的回流路径，通常的做法是过孔旁边增加GND过孔。
④ 在差分走线下方，应保持完整的参考平面，在高速走线两侧，走线相对于参考平面高度10倍距离范围内，参考平面不应被切断或有挖空的区域。
总体要求如下表7-5所示：
SATA3.0的PCB布线示意如下图7-18所示：
1.7 USB接口的PCB设计
USB是通用串行总线的英文缩写，是连接外部装置的一个串口总线标准，也是一种输入输出接口的技术规范，被广泛地应用于个人电脑和移动设备等信息通迅产品，并扩展到摄影器材，数字电视（机顶盒）、游戏机等其它相关领域。
USB2.0接口具有高达480Mbps的传输速率，USB3.0的最大传输带宽高达5Gbps,USB3.0引入全双工数据传输。USB的布局和布线有其对应的设计要求。
USB2.0及USB3.0接口管脚定义如图7-19所示。
1、 USB接口的PCB布局要求
① USB应该接口靠近板边或结构定位放置，伸出板边一定位置(直插除外)，方便插拔。
② ESD、共模电感器件靠近USB接口，放置的顺序是ESD-共模电感-阻容。
③ 注意ESD和USB的距离，留有一定的的间距，考虑后焊的情况。
④ 在布局时，尽量使差分线路最短，以缩短差分线距离。
2、USB接口的PCB布线要求
① USB要走差分，阻抗控制为90欧姆，并包地处理，总长度最好不要超过1800mil.
② 尽可能缩短走线长度，优先考虑对高速USB差分（RX、TX差分）的布线，USB差分走线在走线的时候，尽可以有的减少换层过孔，从而可以更好的做到阻抗的控制，避免信号的反射。
③ 过孔会造成线路阻抗的不连续，在每次打孔换层的地方加一对回流地过孔，用于信号回流换层。
④ 若USB两边定位柱接的是保护地，分割时保证与GND的距离是2MM，并在保护地区域多打孔，保证充分连接，如图7-20所示。
⑤ 由于管脚分布、过孔、以及走线空间等因素存在使得差分线长易不匹配，布线长一旦不匹配，时序会发生偏差，还会引起共模干扰，降低信号质量。所以，相应的要对差分对不匹配的情况作出补偿，使其线长匹配，长度差通常控制在5mil以内，补偿按照差分等长规范来进行。
USB2.0与3.0的PCB布线要求对比如下表7-6所示：
1.8 Type C接口的PCB设计
USB Type C，又称为USB-C。需要注意的是Type-C只是一种接口，和USB的版本没有任何关系。该接口的亮点在于更加纤薄的设计、更快的传输速度（最高10Gbps以及更强悍的电力传输（最高100W)。Type-C双面可插接口最大的特点的支持USB接口双面插入，主要面向更轻薄、更纤细的设备。以下如图7-23所示，为Type-C接口的管脚定义。
Type C接口的PCB设计要求：
1、ESD、共模电感器件靠近Type C接口，放置的顺序是ESD→共模电感→阻容；同样也要注意ESD 和Type C的距离，留有一定的间距，考虑后焊情况。
2、TX信号线的耦合电容应靠近接口放置，RX信号线的耦合电容由设备端提供，如图7-24所示。
3、Type C差分走线阻抗控制90ohm±10％，为了保证阻抗的连续性，应该有良好的参考平面和不跨分割，信号打孔换层时数量不超过2个。
4、Type-C有RX/TX1-2四组差分信号，两组D+/D-差分信号 ，一共六对差分线，差分信号线要求至少紧邻一个地平面，两侧都紧邻地平面最好，走线尽量短，走线最长不要超过6inchs。
5、保证Type C差分线长匹配，对内等长误差<6mil，等长按照差分等长规范。
6、保证Type C差分对于对间或者差分对于其他信号的影响，对内间距建议是大于等于4倍Type C线宽。与其他信号之间的间距保持尽量大于等于4倍Type C线宽。
7、CC1/CC2是两个关键引脚，作用很多：探测连接，区分正反面，区分DFP和UFP，也就是主从配置Vbus，走线时面要加粗处理。
注意：Type-C连接器工作速率≥8Gbps时，请按照第五章5.6节的连接器优化建议进行设计处理
1.9 MIPI-D/C PHY的PCB设计
MIPI（移动行业处理器接口）是专为移动设备（如智能手机、平板电脑、笔记本电脑和混合设备）设计的行业规范的标准定义。其常见的通用的唯一物理（PHY）层，即MIPI D-PHY和C-PHY。
MIPI D-PHY：更常用于智能手机的相机和显示屏，因为它具有灵活、高速、低功耗和低成本的特点。提供了对DSI（串行显示接口）和CSI（串行摄像头接口）在物理层上的定义，采用一个差分时钟和1-4对差分数据线来传输数据。
MIPI C-PHY：C-PHY没有同步时钟，时钟是嵌套在数据中，通过带宽受限通道来实现高吞吐量性能，例如将显示器和摄像头连接到应用处理器。它可为MIPI相机串行接口（MIPI CSI-2）和MIPI显示接口（MIPI DSI-2）生态系统提供PHY，帮助设计人员扩展其实现，以支持各种更高分辨率的图像传感器和显示器。
1、MIPI接口的PCB布局要求
① 远离干扰源，防止其他信号干扰到传输速率以及信号的传输质量。
② 所有的显示接口（不管是采用的是接口或者是FPC的形式的）尽量靠在板边放置，方便拔插。
③ 主芯片与显示接口的位置不要放置的太远，尽量缩短走线的距离，走线按照高速信号走线。
④ 如PCB有结构上要求，要严格按照结构放置。
2、 MIPI接口的PCB布线要求
① 参考层：为了抑制电磁辐射，MIPI的差分线尽量靠近GND平面的走线层来走线，保证走线不要跨分割，否则会造成差分线阻抗的不连续性和增加外部噪声对差分线的影响，如果是走在表层，尽量包地处理或者拉大跟其它信号的间距。
② 包地：MIPI走线可以整组包地，GND包地线每隔150mil打一个GND过孔。如果空间准许，可以单组包地。
③ MIPI信号的差分线尽可能的减少过孔换层，过孔会造成线路阻抗的不连续，如果需要打孔换层来走线，保证差分过孔的一致性，以及在换孔位置就近安排一个回流地过孔，以用于信号回流。
④ 原理干扰：MIPI信号线应远离其它高速信号（如并行数据线，时钟线等），对开开关电源这一类的干扰源更应远离。
MIPI-DPHY接口的PCB设计布线注意事项如下表7-6所示：
MIPI-CPHY接口的PCB设计布线注意事项如下表7-8所示：
同时建议在 BGA 区域的以下位置加地通孔，如图7-26所示:
1.10 eDP接口的PCB设计
eDP接口是一种基于DisplayPort架构和协议的一种全数字化接口，传递高分辨率信号只需要较简单的连接器以及较少的引脚就可以实现，同时还能够实现多数据同时传输。
eDP接口的PCB设计布局布线注意事项：
① 远离干扰源，防止其他信号干扰到传输速率以及信号的传输质量。
② 接口尽量靠在板边放置，方便拔插，如PCB有结构上要求，要严格按照结构放置。
③ 主芯片与显示接口的位置不要放置的太远，尽量缩短走线的距离，走线按照高速信号走线。
eDP接口的PCB设计布线注意事项，如下表7-9所示：
1.11 SDMMC/SDIO的PCB设计要求
RK3588集成了1个SDMMC控制器和1个SDIO控制器，均可支持SDIO3.0协议， 以及MMC V4.51协议。4线的数据总线宽度；支持SDR104 模式，速率达到150MHz。
SD/MMC或者SDMMC是数字安全记忆卡（Secure Digital Memory Card）的简称，即SDMMC就是SD卡，SDMMC管脚定义如表7-28所示。
SDIO是在SD标准上定义了一种外设接口，它和SD卡规范间的一个重要区别是增加了低速标准。在SDIO卡只需要SPI和1位SD传输模式。低速卡的目标应用是以最小的硬件开销支持低速IO能力。
SDMMC/SDIO的PCB设计布局布线注意事项：
① VCC的电容需要靠近卡座引脚放置进行滤波，遵循先大后小的原则。
② SDMMC尽量放置在板边，方便插拔，ESD器件要靠近SDMMC来放置，走线需要先经过ESD器件再进入SD卡，不要打孔穿。
③ 所有的信号线尽量走在同一层，这样有利于信号的一致性，走线与高频信号隔开，空间准许的情况下，单根包地，空间紧张的情况下整组进行包地处理，走线需要有完整的参考平面。
其他SDMMC/SDIO的PCB布线注意事项，如表7-10所示：
1.12 FSPI的PCB设计
FSPI是一种灵活的串行接口控制器， RK3588芯片中有1个FSPI控制器，可用来连接FSPI设备。
RK3588 FSPI 控制器有如下特点：
① 支持串行NOR Flash，串行Nand Flash。
② 支持SDR模式。
③ 支持1线，2线以及4线模式。
管脚定义如表7-11所示：
FSPI的PCB设计布局布线注意事项：
1、FSPI电源的去耦电容布局时需靠近管脚放置，如图7-29所示。
2、FSPI_CLK信号需要包地处理，并且在地线上均匀的打上过孔，如图7-30所示。
FSPI其他的PCB设计布线主要事项，如表7-12所示：
1.13 BT1120的PCB设计
RK3588支持16bit BT1120输出接口，最大输出分辨率可达1920X1080@60Hz；兼容8bit BT656接口，支持PAL和NTSC。
BT1120 输出接口设计中请注意：
① BT1120输出接口电源域为VCCIO6供电，实际产品设计中，需要根据外设的实际IO供电要求（1.8Vor 3.3V）选择对应的供电，必须保持一致。
② 为提高BT1120输出接口性能，VCCIO6电源去耦电容不得删除，布局时请靠近管脚放置；如图7-31和7-32所示。
BT1120 输出接口上下拉和匹配设计推荐如表7-13所示：
当通过连接器实现板对板连接时，建议串接一定阻值的电阻(22ohm-100ohm 之间，具体以能满足SI 测试为准)，并预留TVS器件， 布局时TVS器件靠近对半链接位置，走线优先通过TVS管。
BT1120的PCB设计其他布线注意事项，如表7-14所示：
1.14 RJ45接口的PCB设计
网口模块的组成主要包括了：RJ45网口、变压器、PHY芯片及主芯片；还有一种RJ45与变压器进行了集成，分别如图7-33、图7-34所示。
我们常见的网口有百兆网口和千兆网口，他们的区别在于百兆网口只有两对差分，一对收，一对发，另外四根是备用的；千兆网口有四对差分，两对收，两对发，如图7-35所示，可以了解其对应的管脚定义。
1、网口模块的PCB设计布局注意事项：
① RJ45和变压器之间的距离尽可能的短，器件布局的原则是通常按照信号流向放置，切不可绕来绕去；以太网转换芯片和变压器之间的距离应尽可能短，一般不超过5inch。
② 复位电路信号应当尽可能的靠近以太网转换芯片，并且若可能的话应当远离TX、RX和时钟信号。
③ 时钟电路应当尽可能的靠近以太网转换芯片，远离电路板边缘、其他高频信号、I/O端口、走线或磁性元件周围。总体布局要求，如图7-36所示。
④ 连接变压器上的交流端接电阻靠近变压器放置，如图7-37所示。
2、网口模块的PCB设计布线注意事项：
① 网口的差分尽量走表底层，差分对之间的间距至少4W以上，由于管脚分布、过孔、以及走线空间等因素存在，使得差分线长度不匹配，时序会发生偏移，还会引入共模干扰，降低信号质量，因此差分对内的等长约束为5mil，差分对之间不用进行等长，等长时注意符合差分等长规则，如图7-38所示。
② RJ45接口区域内部所有层挖空处理。如图7-39所示，RJ45接口的G1,G2,G3和G4管脚的走线至少需要加粗至1mm以上，跨接电感和电容靠近接口放置，旁边多打地过孔。如图7-40所示。
③ 变压器的处理变压器所有层挖空（只挖一半，另一半铺铜处理，均匀的打上地过孔，建议间隔50mil一个），变压器到接口部分不用控阻抗，走线加粗处理；变压器到PHY芯片差分走线，控制100ohm差分阻抗。如图7-41所示。
④ 变压器区域除差分信号外其他信号走线都加粗到20mil以上，变压器地网络的回流通过粗线连接起来。如图7-42所示。
⑤ 以太网转换芯片的处理以太网芯片到CPU的RGMII接口线的发送部分和接收部分要分开布线，不要将接收和发送网络混合布线，线与线之间需要满足3W，发送和接收总线分别进行等长，等长范围100mil，如图7-43所示。
⑥ 其他布线要求25M晶振下面不能走其他信号线，时钟线不用走在RJ45座子下面，复位信号的布线满足3W要求。
1.15 RGMII的PCB设计
RGMII接口是MAC和PHY之间常用的千兆网通信接口，采用4bit数据接口，工作时钟为125Mhz,并且上升沿和下降沿同时传输数据，因此传输速率可达1000Mbps。
RK3588芯片拥有2个GMAC控制器，提供RMII或RGMII接口连接外置的Ethernet PHY，GMAC控制器支持以下功能：
（1）支持10/100/1000Mbps数据传输速率的 RGMII接口。
（2）支持10/100Mbps数据传输速率的RMII接口。
RGMII PCB设计注意事项:
1、常规走线要求如下表7-15所示。
2、CLK需要全程包地处理，并在地线上打上地过孔，每150mil必须有一个过孔；且时钟的去耦电容必须靠近管脚放置；如图7-44和7-45所示。
3、晶振需要靠近RK3588的XIN/XOUT脚摆放，需要包地处理，并且打上地过孔；如图7-46所示。
4、为提高RGMII/RMII接口性能，所在VCCIOx电源的去耦电容不得删除，布局时请靠近管脚放置；如图7-47所示。
1.16 WIFI/BT的PCB设计
1、模块整体布局时，WIFI模组要尽量远离DDR、HDMI、USB、LCD电路以及喇叭等易干扰模块或连接座。
2、晶体电路布局需要优先考虑，布局时应与芯片在同一层并尽量靠近放置以避免打过孔，晶体走线尽可能的短，远离干扰源，尽量天线区域；晶体以及时钟信号需要全程包地处理，包地线每隔100mil至少添加一个GND过孔，并且必须保证邻层的地参考面完整，如图7-48所示。
3、32.768k单独走线，并做包地处理，并且包地线每隔400mil，至少添加一个GND 过孔。
4、VBAT电源工作时电路较大，单天线模组600mA以上，整个供电主回路须20mil以上，接入管脚的走线跨度与PIN脚同宽，如需打孔至少两个过孔；VBAT的电源去耦电容必须靠近模组电源管脚，与旁边的晶体时钟走线用10mil左右的地线隔离，如图7-49所示。
5、天线匹配电路必须靠近天线座，天线走线50欧姆（根据实际叠层情况可以做隔层参考），保证参考地的完整，下方不允许有其他信号线或电源。
6、天线布线越长，能量损耗越大，因此在设计时，天线路径越短越好，不能有分支出现，尽量不换层；天线周围需要多打地过孔，天线走线有遇到需转向时，不可以用转角的方式，需用弧形走线。如图7-50所示。
7、如果是2X2 MIMO天线接口，两个天线口之间的出线方向需要考虑两个天线的位置，两个天线的位置需要尽量远离避免干扰，并考虑垂直放置以避免互相干扰。
8、模组的电感布局时，请注意走线经电感出来后，先经过电容，再进入模组电源管脚，如图7-51所示。模组下方第一层保持完整的地，不要有其他信号走线，如图7-52。
9、SDIO_D0-D3、SDIO- CMD和SDIO_CLK 6根走线尽量要平行等长，走线长度相差控制在±25mil以内, 并且相邻层要远离其他电源和时钟走线，SDIO_CLK需要全程包地处理。
1.17 音频接口电路的PCB设计
Audio接口是音频插孔，即音频接口，可分为Audio in接口和Audio out接口。音频接口是连接麦克风和其他声源与计算机的设备，其在模拟和数字信号之间起到了桥梁连接的作用。对于 RK3588 平台的数字音频接口，需遵循《Rockchip_RK3588_High_Speed_PCB_Design_Guide_ _EN》。
其余走线要求如下：
1、所有CLK信号建议串接22ohm电阻，并靠近RK3588放置，提高信号质量。
2、所有CLK信号走线不得挨在一起，避免串扰；时钟信号需要全程独立包地，包地的走线间隔300mil以内必须打一个地过孔；如图7-53所示。
3、芯片的各IO电源的去耦电容务必靠近芯片放置；如图7-54所示。
4、音频接口按照结构放置，没有结构要求尽量放置在板边，方便插拔。
5、IC靠近接口放置，不要放置太远，模拟信号尽量短。
6、Audio in和Audio out不用控制阻抗，走线需要加粗至15mil，全程包地处理，间隔300mil必须打一个地过孔。
7、ESD器件要靠近音频接口放置，走线需要警告ESD器件在进入音频接口，不要打孔换层，如图7-55所示。
8、所有音频信号线走线应远离电感区域、远离RF信号和器件。
9、对于一个 I2S 接口接多个设备的情况，相关的 CLK 应按照菊花链走线拓扑连接；对于一个PDM接口接多个设备的情况，相关的CLK应按照菊花链走线拓扑连接；如果 GPIO 充裕情况下，PDM 接口一组内的两个CLK都可以使用，以优化走线分支。
10、所有音频信号都应远离LCD、DRAM等高速信号线。禁止在高速信号线相邻层走线，音频信号的相邻层必须为地平面，禁止在高速信号线附近打孔换层。
11、SPDIF 信号建议全程包地处理，包地的走线间隔 300mil 以内必须有地过孔。
对于外设相关音频信号要求，以对应器件设计指南为准，如果没有强调的，可参考以下说明：
1、喇叭的SPKP/SPKN信号耦合走线，并整组包地，线宽根据输出的峰值电流进行计算，并尽量缩短走线以控制线阻。
2、喇叭的功放输出如有放置磁珠、LC滤波等器件，建议靠近功放输出放置，可优化EMI。
3、Headphone的左右声道输出应独立包地，避免串扰，优化隔离度，建议走线宽度大于10mil。
4、麦克风单端连接时，MIC信号单独走线并分别包地；麦克风差分连接时，特别大多数伪差分的情况，也要按照差分走线，并整组包地。
5、麦克风信号的走线建议线宽8mil 以上。
6、对于耳机座、麦克风的TVS保护二极管，放置上尽量靠近连接座，信号拓扑为：耳机座/麦克风→TVS→IC；这样使得发生ESD现象时，ESD电流先经过TVS器件衰减；TVS器件走线上不要有残桩，TVS 的地管脚建议尽量增加地过孔，至少保证两个0.4mm*0.2mm 的过孔，加强静电泄放能力。
1.18 VGA OUT 的PCB设计
VGA(Video Graphics Array)即视频图形阵列，具有分辨率高、显示速率快、颜色丰富等优点。VGA接口不但是CRT显示设备的标准接口，同样也是LcD液晶显示设备的标准接口，具有广泛的应用范围。
RK3588本身不支持直接VGA OUT，需要外部转换芯片，可以选择RGB888，HDMI，MIPI，eDP等接口转VGA输出
VGA OUT PCB设计注意事项：
1、整体布局时， VGA座子尽量靠近转换芯片放置，尽量缩短VGA模拟信号走线。
2、转换芯片电源的去耦电容，都需要尽量靠近转换芯片各电源管脚放置。
3、VGA_R/G/B需接一个75ohm的下拉电阻，精度为1%；电阻必须靠近芯片放置。
4、VGA_R/G/B走线线宽尽量加粗，建议12mil 以上，且它们之间的长度差不得超过200mil。
5、VGA_R/G/B信号要求全程分开包地处理，包地的走线间隔300mil以内必须有地过孔。
6、VGA_R/G/B信号相邻层必须为地平面，不得为电源平面。
7、VGA_R/G/B 信号都请远离 LCD、DRAM 等高速信号线，禁止在高速信号线相邻层走线；禁止在高速信号线附近打孔换层；走线不要穿过电感区域；远离RF信号和器件。
8、VGA_HSYNC/VSYNC的RC滤波必须靠近VGA座子放置，走线不得超过6 Inch。
9、VGA座子所有信号TVS管应尽量靠近连接座放置，信号拓扑为：VGA座子→TVS→芯片管脚；出现ESD 现象时，ESD电流必须先经过TVS器件衰减；TVS器件走线上不要有残桩(Stub)；TVS的地管脚建议尽量增加地过孔，至少保证2个0.4*0.2mm的过孔，加强静电泄放能力。
1.19 Camera摄像头pcb设计
摄像头（Camera或Webcam）又称为电脑相机、电脑眼、电子眼等，是一种视频输入设备，被广泛的运用于视频会议、远程医疗及实时监控等方面。摄像头可分为数字摄像头和模拟摄像头两大类。
摄像头PCB设计注意事项：
1、Camera采用连接器时：MIPI差分信号经过连接器时，相邻差分信号对之间必须使用GND管脚进行隔离；如不方便打孔，差分对之间的间距最少15mil；整组包地，包地线每隔200mil打一个地过孔，如图7-57所示。
2、Camera连接座如果有预留测试点，应靠近连接座，且走线上的残桩(Stub)尽量短。
3、连接座AVDD/DOVDD/DVDD电源的去耦电容，都需要尽量靠近 Camera连接座放置，如图7-58所示。
4、Camera布局时需要远离大功率辐射器件， 如GSM天线等。
5、CIF/MIPI等信号，如果有经连接器实现板对板连接时，建议全部信号串接一定阻值的电阻(2.2ohm-10ohm之间，具体以能满足SI测试为准)，以及预留TVS器件。
6、差分线打孔换层需要在旁边添加一对回流地过孔，空间允许的情况下，对信号严格包地处理。如图7-59所示。
MIPI CSI RX设计时PCB注意点：
1、Camera的所有电源的去耦电容不得删减，必须保留，靠近座子放置。
2、Camera的Reset信号建议使用GPIO控制，Reset信号的100nF电容不得删除，靠近座子放置，加强抗静电能力。
3、Camera的CLK时钟线应该进行包地处理，包地走线每隔300mil添加GND孔，如果空间不做建议和他走下拉开至少3W的间距。
1.20 LCD屏和触摸屏的PCB设计
LCD屏和触摸屏经常应用于显示设备中，除了满足硬件设计之外还需满足对应的PCB设计要求：
1、所有的显示接口（不管是采用的是接口或者是FPC的形式的）尽量靠在板边放置，方便拔插。
2、主芯片与显示接口的位置不要放置的太远，尽量缩短走线的距离。
3、屏和触摸屏的去耦电容不能删除，靠近管脚放置。
4、LED背光IC的FB端限流电阻，请靠近屏座放置而不是DC-DC。
5、背光升压电路，请注意电容摆放及电源走线，保证电源的充放电回路最小。
6、屏和触摸屏连接座如果有预留测试点，应靠近连接座，且走线上的残桩(Stub)尽量短，如图7-60所示。
私信“666”领取工程师资料
相关问答
flash 的地址线和数据线 布线要求 ?Flash内存的地址线和数据线的布线是根据它的芯片架构和规格来确定的。具体的布线要求可能会因芯片制造商和型号而有所不同,以下是一些常见的布线要求:1.地址...
flash 芯片需要画差分线吗?flash芯片时钟频率一般在20k左右,频率不高,所以走线不需要画差分线。flash芯片时钟频率一般在20k左右,频率不高,所以走线不需要画差分线。
笔记本电脑2g内存32g emmc存储是什么意思?eMMC的英文为“EmbeddedMultiMediaCard”,eMMC则是单个闪存芯片、单个主控组成的颗粒芯片。eMMC的结构极其简单、体积超小、低复杂度、高度集成、低布线难...
信息网络技术要学什么?Oracle数据库管理、面向对象程序设计、网络安全管理与维护技术、HTML与JavaScript、网络规划;设计方向...网络技术专业学习的主要课程有数据库原理与SQLSER...
谁知道智能家居监控系统设计方案_家居生活[回答]设计方案如下;一、项目简介:智能家居是以住宅为平台,兼备建筑、网络通信、信息家电、设备自动化,集系统、结构、服务、管理、控制为一体的高效、...
计算机网络技术都学什么课程?计算机网络技术专业学习的课程主要有:数据库原理与SQLSERVER、Oracle数据库管理、面向对象程序设计、网络安全管理与维护技术、HTML与JavaScript、网络后期维...
记录仪安装走线的方法是什么_车坛记录仪安装走线的方法:行车记录仪有靠吸盘固定的,也有后视镜式,吸盘式行车记录仪需要吸附在适当的位置,后视镜行车记录仪一般为夹扣固定式,直接套在...
山东省装饰工程工程量清单计价办法《AutoCAD2005建筑图例绘制技巧精粹(上册)》源代码-2616结构专业规范大全(198兆,实在太大了,所以分成了5部分上传,全部下载后解压就可以了)建筑专...
fpga基于什么可编程结构?换句话说,FPGA更适合于触发器丰富的结构,而CPLD更适合于触发器有限而乘积项丰富的结构。②CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的,而FP...
高职计算机网络技术学什么?数据库原理与SQL、SERVER、Oracle数据库管理、面向对象程序设计,网络安全管理与维护技术,HTML与JavaScript,网络后期维护与运营,网络规划、设计方向:Linux系...
扫一扫微信交流