nand和and比较曾经差点被放弃，如今芯片业务却成三星电子“发动机”-报价-上海羊羽卓进出口贸易有限公司

nand和and比较曾经差点被放弃，如今芯片业务却成三星电子“发动机”

发布时间 : 2024-11-24

作者 : 小编

访问数量 : 23

扫码分享至微信

曾经差点被放弃，如今芯片业务却成三星电子“发动机”

芯片存储器价格的上涨让不少硬件厂商“苦不堪言”，但对于三星来说，却成为整个电子业务的“发动机”，这也让三星芯片排位在今年第二季度一举超过老大英特尔并在单季利润上“逆袭”苹果。

“竞争对手没有充分抓住Note 7的崩溃，而三星已经从半导体和显示器中获利。”EuGEne投资和证券分析师Lee Seung-woo说。

今年第二季度(4-6月)三星的营业利润达126.7亿美元，同比增长72.7%，净利润约合99.3亿美元，其中半导体部门销售额157.99亿美元，同比增长46.5%，营业利润72.16亿美元同比增长204.2%。

“受益于行业缺货以及元器件上涨趋势，三星的这一增长将会持续一段时间。”Gartner研究副总裁盛陵海对第一财经记者说。

事实上，虽然现在芯片业务正为三星电子创造源源不断的利润，但在40年前，三星进军芯片行业却并非一帆风顺。当时掌管三星的还是李健熙的父亲，公司主业是食品、纺织品以及物流，并且刚刚开始在国内生产黑白电视机。所以当李健熙表示希望在公司推动进军半导体业务时却受到了来自三星管理层的质疑，但他最终说服了自己的父亲。

1992年，三星成为首家开发出64Mb DRAM内存芯片的公司，遥遥领先于日本竞争对手。现在，三星在全球DRAM芯片市场的份额约为50%，在全球存储芯片市场的份额约为38%。

“非议下” 成立芯片部门

去年第一季度，三星的芯片营收仅占英特尔的30%多，而利润上也与苹果差了不止一个档位。而到了今年一季度，三星的芯片营收已与英特尔不相上下。而在最新的二季度财报中，三星半导体收入超过英特尔10亿美元。

对于这个结果，行业内并不意外。IC Insights提供的数据报告指出，三星芯片销售强劲增长的关键在于DRAM和NAND闪存价格的攀升。IC Insights认为，这两种闪存价格在二季度可能会有降温，但是全年涨幅仍然较为客观，预计DRAM价格全年涨幅约39%，NAND则将上涨25%。

而三星正是DRAM和NAND市场上的领头羊。

NAND Flash和DRAM是存储芯片中比较常见的技术，NAND Flash闪存是一种非易失性存储技术，即断电后仍能保存数据，比如手机上16G/32G/64G的闪存和电脑上的固态硬盘用的就是NAND Flash。DRAM是动态随机存取存储器，只能将数据保持很短的时间，而且关机就会丢失数据，电脑上4G/8G/16G内存采用的就是DRAM。

目前，NAND Flash市场被三星与东芝联合的ToggleDDR阵营和英特尔与镁光为首的ONFI阵营把持，三星、东芝、闪迪、镁光、SK海力士等国外巨头占据80%以上的市场份额，其中三星可以被称为“绝对霸主”，市场份额约38%。

而在DRAM市场，三星、SK海力士、镁光占据了主要市场份额。在2016年第四季度，三星的市场占有率达47.5%，SK海力士的市场份额为27.3%，镁光的市场份额为19.4%。相比之下，市场份额排名四到六位的台系厂商的市场份额就比较有限了，南亚科的市场份额为3.1%，邦华电子和力晶科技的市场份额分别为1.3%和0.8%。

存储芯片价格上涨背后的直接原因是供不应求，比如苹果、OPPO、华为、小米，包括三星手机自身都在抢NAND Flash产能，进而导致供应链非常紧张，并且受制于良率，产能无法满足市场需求。所以即便是遭遇Note 7事件重创，但拥有“存储王国”的三星却在利润上“越发滋润”。

不过，在40多年前，三星公司的决策层却差一点就放弃了这棵“摇钱树”。

据了解，当时三星的主业仍然是食品、纺织品以及物流，并且刚刚开始在国内生产黑白电视机。但作为“接班人”的李健熙在公司推动进军半导体业务时却受到了来自三星管理层的质疑，当时掌管三星的还是李健熙的父亲，从芯片行业的投入比来看，这的确不是一个可以在几年就看到收益的行业。

但李健熙却十分看好芯片行业，并在1974年自掏腰包收购了当时陷入财务困境的韩国半导体公司50%股份。三星半导体部门一开始为手表生产芯片。1980年，三星半导体部门并入三星电子。

与欧美大型半导体公司通过制定标准的模式来掌握市场不同，三星在半导体上通过整合能力来获得快速响应市场的能力。从被李健熙“接手”后，三星半导体开始模仿着日本企业们搭建“整机+关键零组件”的垂直整合模式。不同的是，三星最终做得更为彻底、更具效率，也逐渐推动三星在该市场的地位不断走强。

成为芯片业老大，但能维持多久?

可以看到，从起初日本企业背后的“好学生”，到垂直整合模式的“最佳代言人”，三星在半导体业务上蓄势已久，凭借着大规模精密制造而形成的绝对性价比优势，三星早在2011年就在存储芯片领域和闪存领域拿下了销售额利润的双料第一。而在今年，三星终于成为全球最大芯片制造商，结束英特尔25年霸主地位。

三星是那种对手，虽然知道很厉害，但真正等到它清晰地出现在雷达屏幕上时，却已经没有什么太好的办法。

曾经有评论人士称三星可以将日本、台湾地区的电子业者作为三星的“水库”：当供应链产能紧缩，三星放单吸量，狙击其他终端品牌对手，而当行业产能过剩时，三星则“开闸泄洪”，只收自家订单，将其他关键零组件业者抛于水深火热中。

在2008年，面板工业出货急缩，三星电视业务更多采购自家出产的面板，抛弃了台湾的面板业者，任由其自行挣扎;当2009年时，三星又突然向台湾面板业抛出大笔订单吸货，使得中国大陆整机厂商陷于面板缺货窘境。而最近的一个案例可能来自于华为手机的“闪存门”事件。虽然没有挑明，但华为在供应链上受制于三星的现状在很长一段时间都难以改善。

比起其他欧美厂商，三星快速的脚步也让对手常常猝不及防。

三星的学习、进步能力非常强，凭借庞大布局，接触各类外部合作者。以逻辑芯片领域为例，过去在很多领域，三星一直采取“中低端采用外部芯片，高端芯片自己做”的策略，而在和外部芯片供应商合作的基础上不断向外部供应商学习，在具备了多核技术产品和IP后才选择进入，随后进行大笔投资。

“从战略来上讲，这几年三星很成功，那就是先做周边的标准产品，比如存储器芯片，比如面板等等，因为这些都需要规模，拼的是金钱，拼的持续投资。”芯片行业资深专家顾文军此前对第一财经记者表示，这是战术对一个后进入的高科技公司来讲，是非常正确的。三星可以通过并购，购买IP等多种方式，通过自己的持续发展，尤其是在产业低潮的时候加大投资。

这种方式的好处在于，由于供应链掌握在自己身上，无论是成本还是产品周期都处于可控的范围内。以手机领域为例，三星不仅仅自己制造手机，还会设计制造手机芯片、内存、闪存、屏幕甚至手机外壳，尤其是CPU、屏幕和闪存这样的核心技术都有自己的设计生产技术，但价格上却比国内厂商还便宜。

“从零做起，但持之以恒，终于拖垮了竞争对手，并且通过对存储芯片和面板以及Foundry和逻辑芯片的努力逐渐掌控了整个电子产业链。”顾文军对记者说。

但也有分析师认为英特尔不会将自己第一的位置“送出去”太久，而三星所面临的挑战更不可能只有英特尔一家。

Gartner研究副总裁盛陵海则对记者表示：由于内存芯片价格的提高而导致PC和智能手机厂商需要付出更高的成本，这将会进一步加大中国政府对半导体产业投资的决心。Gartner预测在2020年前，来自中国的存储器芯片将会有机会进入目前韩国、日本和美国企业独占的市场，并掀起新的竞争。

近期最新的消息是，日本东芝公司已就出售其内存芯片业务重启与富士康的谈判，这使得日本政府牵头的集团不再作为优先考虑对象。据悉，东芝的NAND闪存芯片应用广泛，是智能手机、电脑、服务器等电子设备的重要部件。

而三星自身的问题是，芯片行业始终是一个投资规模较大的行业，多个产业布局也许从一定意义上也会分食三星的精力，而在市场风向快速切换的半导体行业，投资也可能意味着颗粒无收。

不过，目前来看，三星依然对外展现除了“高调出击”的姿态。

前几个月，三星高管表示希望把芯片代工业务的市场份额从目前的7.9%提高到25%，这意味着它将从当前芯片代工老大台积电口里抢走部分市场，目前后者占有50.6%的市场份额。以至于台积电董事长张忠谋要用“700磅大猩猩”来形容三星的实力。

3D NAND，可以怎么玩？

相信我们都有所体会，当我们在购买苹果手机时，不同的内存大小价格也差距很大，这个内存指得就是闪存（Flash），苹果是第一家利用闪存来存储数据的公司。闪存又包括NOR Flash和NAND Flash二种，不过NOR Flash的容量较小一般为1Mb-2Gb，而NAND Flash能提供极高的单元密度，可达到高存储密度，适用于大量数据的存储，因此也是主流的闪存技术。从2018年开始，全球大多数的智能手机都已开始使用3D NAND存储芯片，不仅是智能手机，3D NAND芯片在数据中心、云、服务器、SSD、PC等领域也非常受欢迎。

在3D NAND技术推出之前，NAND闪存均为2D平面形式。2D NAND架构的原理就像是在一个有限的平面上盖平房，平房的数量越多，容量也就越大。过往存储芯片厂商将平面NAND中的单元尺寸从120nm扩展到1xnm 节点，实现了100倍的容量。不过随着单元尺寸达到14纳米的物理极限，2D结构在扩展存储容量方面有着很大的局限性（当工艺尺寸达到一定阶段之后，闪存就很容易因为电子流失而丢失其中保存的数据）。

随着2D NAND的微缩达到极限，2007年东芝（现在的铠侠）提出了3D NAND结构的技术理念，3D NAND是行业的一个创新性方向。与减少每个节点单元尺寸的平面NAND不同，3D NAND使用更宽松的工艺，大约介于30 纳米到 50 纳米之间，它通过增加垂直层数来获得更大的存储容量。因此，我们也可以看到，目前主流的存储芯片制造商均在竞相通过增加3D NAND垂直门数，以此来提高存储密度。他们已经规划了下一代3D NAND产品，包括232层/238层，甚至更大到4xx层甚至8xx层。虽说都在盖楼，但是各家盖楼所采用的架构却有所不同。

3D闪存的概念图（图源：铠侠）

架构一：V-NAND，代表厂商：三星

2013年，三星率先推出了V-NAND闪存，其中的V代表Vertical，垂直的意思，这是一种通过垂直堆叠3D空间中的穿孔连接其单元层的解决方案。三星是世界上第一家开发和商业化3D内存解决方案的公司，也为存储器行业创造了全新的范例。

2013年，三星所开发的第一个 V-NAND闪存仅有24层，目前三星的V-NAND已经发展到第八代，它共有200多层。2022年11月7日，三星宣布已开始量产具有200层以上的第八代1 TB的3D NAND (V-NAND)，并计划根据消费者需求将其推向市场。而且三星的目标是到2030年实现1000层。V-NAND闪存不断发展，每一代新的V-NAND都带来了显着的性能提升，以及更低的功耗。

三星86 Gbit 32层第二代V-NAND的横截面

在此，值得一提的是，在V-NAND 128层以前，三星的V-NAND采用的是单层蚀刻技术，它通过圆柱形通道连接电池，能够一次堆叠超过100层，并通过10亿多个孔互连。除了其创新的结构，V-NAND还采用了电荷陷阱闪存 (CTF) 技术来消除单元间干扰。通过在电池中引入非导电的氮化硅层，CTF技术使V-NAND技术免受电荷泄漏和数据损坏的影响。凭借着这一超高纵横比 (UHAR) 孔蚀刻支持的单层技术，三星一直主导着128层的3D NAND。

但是单次刻蚀最多也就到128层，因此，在 128 层设备之外，许多竞争对手采用的都是双层方法，例如美光将两个88层的结构相互堆叠，从而形成一个176层的器件；英特尔的144L 3D QLC设计已经转向了3层堆栈：48 + 48 + 48层，这种方法更容易实施。层数越少，执行HAR蚀刻步骤就越容易。

到了第七代512Gb 176层的TLC芯片，三星开始采用COP（Cell-on-Periphery）结构，后续1Tb 238L TLC产品将是第二代COP TCAT V8 V-NAND。COP结构的存储单元阵列区域位于外围设备上方，但COP结构还是有部分外围设备仍位于单元外部，这意味着必须减少单元阵列以及单元阵列下方和旁边的外围区域，来减小芯片尺寸。

各家存储厂商3D NAND不同架构的比较

（图源：techinsights）

架构二：CuA，代表厂商：美光/英特尔

美光从第一代32层3D NAND就开始采用这种在芯片的外围逻辑上构建其3D NAND阵列的方法，美光将之称为是CuA（CMOS-under-array）。该架构为容量增长、密度、性能和成本改进提供了一种扩展方法。将NAND的位单元阵列堆叠成更多层，每平方毫米硅片提供更多bit，从而实现更高的密度和更低的每bit成本。

2022年7月下旬，美光宣布了其232层3D NAND，据美光称，此232层的3D NAND实现每平方毫米最高的TLC密度(14.6 Gb/mm2)。面密度比同类TLC产品高35%到100%。据美光的信息，该3D NAND设备分成六个平面（当今市场上的许多NAND设备只有两个平面，也有的前沿设计采用四个平面分区来通道命令和数据流），以实现更高的并行度，从而提高性能。在每个芯片的基础上，增加的并行性通过支持可以同时向 NAND 设备发出更多的读写命令，提高了顺序和随机访问的读写性能。就像高速公路一样，车道越多，拥堵越少，通过给定区域的交通流量就越大。目前美光的232 层 NAND已出货。

232层，2 stack CuA NAND

（图源：美光）

英特尔和美光此前研发了FG CuA 3D NAND，在此科普一下，NAND闪存的存储单元技术大致分为浮栅（FG）技术和电荷陷阱（CT）技术。FG技术存储单元有一个栅极（浮动栅极），它在单元晶体管的控制栅极和沟道之间电浮动，通过向浮动栅极注入电荷（改变单元晶体管的阈值）来写入数据。

此前的2D NAND闪存所使用主流技术正是FG技术，不过随着NAND闪存技术从2D走向3D，除了英特尔-美光联盟外，各大厂商都放弃了FG技术，转而采用CT技术，如上文中提到的三星。采用CT技术的主要原因是CT技术在制造通孔存储器时比FG技术简单。而FG 技术因其卓越的数据保留特性、高温特性和优于CT技术的可控性而受到高度评价。

英特尔-美光联盟开发的3D NAND闪存技术共有三代，第一代是结合了32层内存通孔和TLC（3bit/cell）型多级内存的硅die，内存容量为384Gbit。第二代全面引入了CuA技术,将层数增加一倍至64 层（2个32 层堆叠）的硅芯片，并与 TLC 和 QLC（4 bit/cell）多级存储器技术相结合实现了商业化。第三代达到96层（2个48 层堆叠），存储容量与二代持平，硅面积减少至76%左右。

Intel-Micron联盟的3D NAND闪存技术

（图源：pc.watch）

Intel 第四代的144层转向自研，该NAND string首次在source和bitline之间由三层（upper deck，middle deck，lower deck和48L）组成，并为TLC和QLC设备保留了FG CuA结构。每个deck都可以分配给 QLC 或 SLC 块的任意组合，以充分受益于英特尔在存储系统中的新的block-by-deck概念。

不过英特尔已经退出了3D NAND市场，以90亿美元的价格将该业务出售给了SK海力士。

架构三：BiCS，代表厂商：铠侠/WD/SK海力士

铠侠（Kioxia）和西部数据（WD）正在联合开发名为 BiCS Flash的3D NAND。铠侠的前身是东芝，如开头所述，东芝是世界上第一个发明闪存（1987年）并且提出3D NAND技术的公司。早在Kioxia还是东芝的时候，就与SanDisk建立了闪存合作伙伴关系，后来西部数据收购了SanDisk，东芝成为了Kioxia，两家便成立了合资企业Flash Ventures（FV），成为合作伙伴。FV由WD / Kioxia各拥有50/50的份额，晶圆产能也被分成50/50的份额。

KIOXIA于2007年在学术会议上提出了BiCS FLASH™“批处理技术”的概念。据铠侠对BiCS FLASH™“批处理技术”的解释是：在BiCS FLASH™中，有一个板状电极作为控制栅(下图中的绿色板)和绝缘体交替堆叠，然后垂直于表面同时打开(冲孔)大量的孔。接下来，在板状电极中打开的孔的内部部分填充(堵塞)电荷存储膜(粉红色部分)和柱状电极(灰色部分为柱状结构)。在此条件下，板状电极与柱状电极的交点为一个存储单元。在BiCS FLASH™存储单元中，电子在穿过柱中心的电极（灰色结构）和电荷存储膜（粉红色）之间交换。这样，存储单元不是一层一层地堆叠起来，而是先堆叠板状电极，然后在它们之间开一个孔，连接电极，这样就形成了所有层的存储单元一次性降低制造成本。

BiCs的基本流程

（图源：铠侠）

2015年铠侠&西部数据推出了48层BiCS 3D NAND ，2017年为64层，2018年为96层，2020年达到112层。2021年，铠侠和西部数据宣布了他们的第六代 BiCS 3D NAND 技术，该技术有162层，这也是采用CuA概念的第一款产品。西部数据透露的路线图中显示，下一代“BiCS+”将在2023 年底推出，层数应增加到200多个。

西部数据的NAND发展路线图

（图源：西部数据）

作为全球最主要的NAND闪存公司之一，SK海力士是最后一家开发3D NAND闪存技术的公司。据Tech insights的分析，从2015年到2019年，SK Hynix陆续开发了四种类型的存储单元阵列：2015年至2016年开发的首个存储单元阵列采用类似于Kioxia开发的称为“ SP-BiCS”的单元阵列“ P-BiCS”的结构，似乎是32层；2017年其又开发了存储单元阵列的改进版本—“ DP-BiCS Gen1”，估计为48层；2018年，SK海力士开发了一种名为“ DP-BiCS Gen2”的存储单元阵列，该阵列具有将存储堆栈分为两个“层”（也称为“甲板”）的结构，估计为72层。

SK海力士的3D NAND架构发展

（图源：Tech insights）

架构四：4D PUC，代表厂商：SK海力士

2018年11月，从第四代96层3D NAND开始，SK海力士推出了新的命名法——4D PUC（Periphery Under Cell），PUC是一种将外围电路重新定位到电池底部的技术，如下图所示。尽管有这个名字，该公司并没有在四维空间中创建产品，“4”这个数字所代表的其实是一种先进性（而不是指进入第四维度）。它是3D架构变体的商品名，首批所谓的4D NAND设备提升了CTF（电荷撷取闪存）NAND阵列下的外围电路，从而在芯片上节省更多空间，并进一步降低生产成本。按照SK海力士的说法，与3D相比，4D 产品单位单元面积更小，生产效率更高。

SK海力士对4D NAND的解释

（图源：SK海力士）

98层之后，SK海力士陆续开发出128层、176层3D NAND。2022年8月，SK海力士宣布已开发出世界最高238层4D NAND闪存，也是尺寸最小的NAND，预计2023年上半年开始量产。SK 海力士目前的4D NAND技术现已被公认为行业标准。

PUC架构使得4D NAND允许在固定区域内实现高密度，减小了芯片尺寸，但缺点是堆叠技术可能在未来达到极限。SK海力士计划以多站点电池（MSC）为核心来克服这一障碍，通过微制造将现有电池分成两个较小的电池来存储数据，减少电池堆叠的数量，同时水平扩展电池密度，这也是SK海力士 4D 2.0的技术概念的核心要素之一。

架构五：Xtacking，代表厂商：长江存储

3D闪存中除了存储阵列之外这些外围电路会占据相当大的芯片面积，可以看出，上述这些存储厂商所采用的架构大多是是将外围电路放到存储单元下方。而长江存储所采取的是与其他公司完全不同的方法——Xtacking。

Xtacking技术是把存储阵列和外围电路分开来做，分别在两个独立晶圆上加工，虽然NAND闪存不适合用更先进的制程来加工，但是外围的电路却可以。两部分选用合适的工艺节点完成后，完成的内存阵列晶圆通过数十亿个垂直互连通道(VIAs)连接到外围晶圆。如下图所示，将外围电路位于内存之上，然后通过铜混合键合技术堆叠并连接它们，可实现更高的位密度。但是这种粘合技术仍然很昂贵。

图源：长江存储

总结

迄今为止，主流的3D NAND架构大抵有以上这五种：V-NAND、BiCS、CuA（COP）、4D PUC和Xtacking。然而就像盖高楼大厦一样，简单的堆层数不是最终目的，高楼不仅要高，还要保证可以通过安全高效的电梯轻松抵达，即每个存储芯片内部的V-NAND能否以更快、更高效、更省电的方式继续上升？这就非常考验各家的本领。随着NAND技术的进步，局限性也将浮出水面。

曾经差点被放弃，如今芯片业务却成三星电子“发动机”

3D NAND，可以怎么玩？

关于我们

产品中心

服务与支持