nand gate的图数字电路：用三极管搭建数字逻辑门电路

发布时间 : 2024-10-06

作者 : 小编

访问数量 : 23

扫码分享至微信

数字电路：用三极管搭建数字逻辑门电路

本文将会详细解析PMOS、NMOS、CMOS、与门、或门、非门、与非门、或非门、同或门、异或门 的原理。

并分享电源输入电路、PMOS和NMOS电路、与门电路、或门电路、非门电路、与非门电路、或非门电路、同或门电路、异或门电路的原理图、物料清单与PCB 。文末还有焊接说明 与上电调试 的测试成果。

一、项目简介

「逻辑门」是数字电路上的基本单元 ，能够实现各种逻辑关系。「基本逻辑门分立元件电路」采用MOS管搭建而成 ，实现验证：与、或、非、与非、或非、同或、异或等逻辑运算。

二、原理解析

1.1 PMOS

PMOS是指N型衬底（SUB）、P沟道，靠空穴的流动运送电流的MOS管。

形成导通沟道需要负电荷吸引，低电平导通，高电平截止。

图1-1-1 PMOS符号与结构示意图

图1-1-2 PMOS开关控制电路图

使用PMOS控制时通常作为上管，放置在负载上方，常在PMOS上加一个上拉电阻 ，使PMOS栅极保持一个稳定的高电平初始状态，防止PMOS栅极电平受到外界干扰产生不确定状态，保证PMOS默认在关闭状态。

当P0给低电平时，PMOS打开导通，LED亮起；

当P0给高电平时，PMOS关闭截止，LED熄灭。

1.2 NMOS

NMOS是指P型衬底（SUB）、N沟道，靠电子的流动运送电流的MOS管。

形成导通沟道需要正电荷吸引，高电平导通，低电平截止。

图1-2-1 NMOS符号与结构示意图

图1-2-2 NMOS开关控制电路图

使用NMOS控制时通常作为下管，放置在负载下方，常在NMOS上加一个下拉电阻 ，使NMOS栅极保持一个稳定的低电平初始状态，防止NMOS栅极电平受到外界干扰产生不确定状态，保证NMOS默认在关闭状态。

当N0给低电平时，NMOS关闭截止，LED熄灭；

当N0给高电平时，NMOS打开导通，LED亮起。

1.3 CMOS

CMOS由PMOS与NMOS以对称互补的形式组成，C表示“互补”。静态功耗低，开关速度快，抗干扰能力强，工作效率高，集成度高，性能优越。

2.1 与门

与门（AND gate），又称逻辑积电路。

只有当输入都为高电平（逻辑1）时，输出才为高电平（逻辑1），否则输出为低电平（逻辑0）。

逻辑表达式：Y1=A1·B1

表1-1 与门真值表

图2-1-1 与门逻辑符号（矩形国标符号与形状特征符号）

图2-1-2 CMOS与门电路

图2-1-3 CMOS与门电路工作原理图图

如上图所示，CMOS与门电路的工作原理为：

① 当A1输入低电平，B1输入低电平时，Q1,Q2,Q5导通，Q3,Q4,Q6截止，Y1输出低电平；

② 当A1输入低电平，B1输入高电平时，Q2,Q5,Q6导通，Q1,Q3,Q4截止，Y1输出低电平；

③ 当A1输入高电平，B1输入低电平时，Q1,Q4,Q5导通，Q2,Q3,Q6截止，Y1输出低电平；

④ 当A1输入高电平，B1输入高电平时，Q3,Q4,Q6导通，Q1,Q2,Q5截止，Y1输出高电平；

2.2 或门

或门（OR gate），又称逻辑和电路。

只要输入中有一个为高电平（逻辑1）时，输出就为高电平（逻辑1）；只有当输入都为低电平（逻辑0）时，输出才为低电平（逻辑0）。

逻辑表达式：Y2=A2+B2

表1-2 或门真值表

图2-2-1 或门逻辑符号（矩形国标符号与形状特征符号）

图2-2-2 CMOS或门电路

图2-2-3 CMOS或门工作原理图

如上图所示，CMOS或门电路的工作原理为：

① 当A2输入低电平，B2输入低电平时，Q1,Q2,Q6导通，Q3,Q4,Q5截止，Y2输出低电平；

② 当A2输入低电平，B2输入高电平时，Q1,Q3,Q5导通，Q2,Q4,Q6截止，Y2输出高电平；

③ 当A2输入高电平，B2输入低电平时，Q2,Q3,Q4导通，Q1,Q5,Q6截止，Y2输出高电平；

④ 当A2输入高电平，B2输入高电平时，Q3,Q4,Q5导通，Q1,Q2,Q6截止，Y2输出高电平；

2.3 非门

非门（NOT gate），又称逻辑否电路。

当输入为低电平（逻辑0）时，输出为高电平（逻辑1）；当输入为高电平（逻辑1）时，输出为低电平（逻辑0）。

逻辑表达式：Y3=A3’

表1-3 非门真值表

图2-3-1 非门逻辑符号（矩形国标符号与形状特征符号）

图2-3-2 CMOS非门电路

图2-3-3 CMOS非门电路工作原理图

如上图所示，CMOS非门电路的工作原理为：

① 当A3输入低电平时，Q1导通，Q2截止，Y3输出高电平；

② 当A3输入高电平时，Q2导通，Q1截止，Y3输出低电平；

2.4 与非门

与非门（NAND gate）是与门和非门的叠加结合。

只有当输入都为高电平（逻辑1）时，输出为低电平（逻辑0），否则输出为高电平（逻辑1）。

逻辑表达式：Y4=(A4·B4)’

表1-4 与非门真值表

图2-4-1 与非门逻辑符号（矩形国标符号与形状特征符号）

图2-4-2 CMOS与非门

图2-4-3 CMOS与非门工作原理图

如上图所示，CMOS与非门电路的工作原理为：

① 当A4输入低电平，B4输入低电平时，Q1,Q2导通，Q3,Q4截止，Y4输出高电平；

② 当A4输入低电平，B4输入高电平时，Q2,Q4导通，Q1,Q3截止，Y4输出高电平；

③ 当A4输入高电平，B4输入低电平时，Q1,Q3导通，Q2,Q4截止，Y4输出高电平；

④ 当A4输入高电平，B4输入高电平时，Q3,Q4导通，Q1,Q2截止，Y4输出低电平；

2.5 或非门

或非门（NOR gate）是或门和非门的叠加结合。

只有当输入都为低电平（逻辑0）时，输出为高电平（逻辑1），否则输出为低电平（逻辑0）。

逻辑表达式：Y5=(A5+B5)’

表1-5 或非门真值表

图2-5-1 或非门逻辑符号（矩形国标符号与形状特征符号）

图2-5-2 CMOS或非门电路

图2-5-3 CMOS或非门电路工作原理图

如上图所示，CMOS或非门电路的工作原理为：

① 当A5输入低电平，B5输入低电平时，Q1,Q2导通，Q3,Q4截止，Y5输出高电平；

② 当A5输入低电平，B5输入高电平时，Q1,Q4导通，Q2,Q3截止，Y5输出低电平；

③ 当A5输入高电平，B5输入低电平时，Q2,Q3导通，Q1,Q4截止，Y5输出低电平；

④ 当A5输入高电平，B5输入高电平时，Q3,Q4导通，Q1,Q2截止，Y5输出低电平；

2.6 同或门

同或门 （XNOR gate）可以只用与非门或者或非门组成 ，输入相同，输出为高电平（逻辑1），输入相异，输出为低电平（逻辑0）。

逻辑表达式：Y6=A6⊙B6=A6·B6 + A6’·B6’

表1-6 同或门真值表

图2-6-1 同或门逻辑符号（矩形国标符号与形状特征符号）

图2-6-2 同或门实现图

图2-6-3 CMOS同或门电路

图2-6-4 CMOS同或门电路工作原理图

如上图所示，CMOS同或门电路的工作原理为：

①当A6输入低电平，B6输入低电平时，Q1,Q2,Q3,Q4,Q6,Q9导通，Q5,Q7,Q8,Q10,Q11,Q12截止，Y6输出高电平；

②当A6输入低电平，B6输入高电平时，Q3,Q4,Q5,Q7,Q10,Q12导通，Q1,Q2,Q6,Q8,Q9,Q11截止，Y6输出低电平；

③当A6输入高电平，B6输入低电平时，Q1,Q2,Q5,Q8,Q10,Q11导通，Q3,Q4,Q6,Q7,Q9,Q12截止，Y6输出低电平；

④当A6输入高电平，B6输入高电平时，Q5,Q6,Q7,Q8,Q11,Q12导通，Q1,Q2,Q3,Q4,Q9,Q10截止，Y6输出高电平；

2.7 异或门

异或门 （XOR gate）由一个与门，或门和与非门组成 ，输入相异，输出为高电平（逻辑1），输入相同，输出为低电平（逻辑0）。

逻辑表达式：Y7=A7⊕B7=A7·B7’ + A7’·B7

表1-7 异或门真值表

图2-7-1 异或门逻辑符号（矩形国标符号与形状特征符号）

图2-7-2 异或门实现图

图2-7-3 CMOS异或门电路

图2-7-4 CMOS异或门电路工作原理图

如上图所示，CMOS异或门电路的工作原理为：

①当A7输入低电平，B7输入低电平时，Q1,Q2,Q3,Q4,Q8导通，Q5,Q6,Q7,Q9,Q10截止，Y7输出低电平；

②当A7输入低电平，B7输入高电平时，Q3,Q4,Q5,Q6,Q10导通，Q1,Q2,Q7,Q8,Q9截止，Y7输出高电平；

③当A7输入高电平，B7输入低电平时，Q1,Q2,Q5,Q7,Q9导通，Q3,Q4,Q6,Q8,Q10截止，Y7输出高电平；

④当A7输入高电平，B7输入高电平时，Q5,Q6,Q7,Q9,Q10导通，Q1,Q2,Q3,Q4,Q8截止，Y7输出低电平；

三、项目设计

1.原理图设计

首先，打开嘉立创EDA创建新工程，并命名为【数字电路】基本逻辑门分立元件电路，再将原理图文件命名为：SCH_基本逻辑门分立元件电路；

其次，进行器件选型 。这里所有元器件都选用贴片器件 ，元器件都可以在嘉立创EDA的元件库中进行搜索，每一个元器件在立创商城中都有唯一的商品编号，电源接口选用6Pin的TYPE-C母座 ，使用LED来显示验证各逻辑门的运算关系。

最后，绘制电路 原理图，各逻辑门按模块电路划分进行绘制，注明各个电路的作用，添加各逻辑门的符号，真值表和表达式，便于理解学习。

图3-1-1 SCH_电源输入电路

图3-1-2 SCH_PMOS和NMOS电路

图3-1-3 SCH_与门电路

图3-1-4 SCH_或门电路

图3-1-5 SCH_非门电路

图3-1-6 SCH_与非门电路

图3-1-7 SCH_或非门电路

图3-1-8 SCH_同或门电路

图3-1-9 SCH_异或门电路

2.物料清单

3.PCB设计

在完成原理图设计后，经过检查电路与网络连接正确后点击顶部菜单栏的 “设计 ”→ “转换原理图到PCB” （快捷键为Alt+I），将PCB文件保存到工程文件中，并命名为：PCB_基本逻辑门分立元件电路。

在绘制边框时，控制在10cm*10cm之内，可以到嘉立创免费打样~

这里的边框为10cm*10cm，添加2mm的圆角。

在进行器件布局时，所有器件放置于顶层，各逻辑门电路按模块划分摆放，可以通过顶部菜单栏中的“设计”→“交叉选择” （快捷键Shift+X）功能快速摆放元器件。在摆放相同元器件时尽量统一方向，方便焊接。

在进行布线时以底层走线为主，优先走直线，需要拐弯的地方以圆弧拐弯或钝角为主 。完成走线检查DRC无误后，添加泪滴和覆铜。

最后，在板上添加丝印标注说明，使电路更加清晰明了。

图3-2-1 PCB布局布线参考图

顶面绘制完成后，在背面放置丝印标识各逻辑门的符号，真值表和表达式 ，清晰各个逻辑门的逻辑运算关系，方便理解学习。

图3-2-2 基本逻辑运算丝印赏析图

四、电路调试

1.器件焊接

第一，先焊接TYPE-C接口；

第二，PMOS/NMOS；

第三，LED，电阻和电容，最后焊接开关。

注意焊接时PMOS和NMOS不要焊错，各逻辑门电路中，上方朝左的为PMOS ，下方朝右的是NMOS ；LED上面的电阻为1K，其余的均为10K；电容为滤波作用，可以不焊接。

图4-1-1 PCB装配图

在进行焊接时，可在嘉立创EDA的工具栏中点击焊接辅助工具，实时交互方便焊接。

注意焊接过程中用电安全手不要接触到烙铁头，避免烫伤。

焊接时元器件对准位置，检查型号是否正确。焊接顺序应遵循从低到高原则进行 ，避免影响小器件的焊接。

焊接贴片元器件用镊子夹住时，要等焊锡凝固后再移走镊子，否则容易造成虚焊。焊接过程注意是否虚焊漏焊，避免影响电路性能，导致电路不能正常工作。

图4-1-2 PCB空板-顶面

图4-1-3 PCB空板-底面

图4-1-4 PCBA实物图

2.上电调试

若焊工比较粗糙，在焊接完一种元器件，可以目测检查是否短路，也可用万用表检查。

焊接完成后需要使用万用表检查电源与地是否短路，焊接过程中有没有出现短路以及断路的情况，检查无误后方能进行上电测试。

建议采用分步调试 ，避免其他电路的干扰。

2.1 电源电路

插入TYPE-C通上电后，拨动开关至上方开，电源状态指示灯亮起，电源给整个板子供电，各逻辑门有独立电源开关进行控制。

图4-2-1 电源开关电路

2.2 PMOS电路

拨动打开PMOS电源开关，PMOS电路正常工作。

当输入电平控制开关至低时，即PMOS输入低电平，指示灯亮起；当输入电平控制开关至高时，即PMOS输入高电平，指示灯熄灭。

图4-2-2 PMOS验证工作图

2.3 NMOS电路

拨动打开NMOS电源开关，NMOS电路正常工作。

当输入电平控制开关至低时，即NMOS输入低电平，指示灯熄灭；当输入电平控制开关至高时，即NMOS输入高电平，指示灯亮起。

图4-2-3 NMOS验证工作图

2.4 与门

拨动打开与门电源开关，与门电路正常工作。

当输入电平控制开关拨到00时，输出低电平，指示灯熄灭；当输入电平控制开关拨到01时，输出低电平，指示灯熄灭；当输入电平控制开关拨到10时，输出低电平，指示灯熄灭；当输入电平控制开关拨到11时，输出高电平，指示灯亮起；

图4-2-4 与门验证工作图

2.5或门

拨动打开或门电源开关，或门电路正常工作。

当输入电平控制开关拨到00时，输出低电平，指示灯熄灭；当输入电平控制开关拨到01时，输出高电平，指示灯亮起；当输入电平控制开关拨到10时，输出高电平，指示灯亮起；当输入电平控制开关拨到11时，输出高电平，指示灯亮起；

图4-2-5 或门验证工作图

2.6非门

拨动打开非门电源开关，非门电路正常工作。

当输入电平控制开关拨到0时，输出高电平，指示灯亮起；当输入电平控制开关拨到1时，输出低电平，指示灯熄灭；

图4-2-6 非门验证工作图

2.7与非门

拨动打开与非门电源开关，与非门电路正常工作。

当输入电平控制开关拨到00时，输出高电平，指示灯亮起；当输入电平控制开关拨到01时，输出高电平，指示灯亮起；当输入电平控制开关拨到10时，输出高电平，指示灯亮起；当输入电平控制开关拨到11时，输出低电平，指示灯熄灭；

图4-2-7 与非门验证工作图

2.8或非门

拨动打开或非门电源开关，或非门电路正常工作。

当输入电平控制开关拨到00时，输出高电平，指示灯亮起；当输入电平控制开关拨到01时，输出低电平，指示灯熄灭；当输入电平控制开关拨到10时，输出低电平，指示灯熄灭；当输入电平控制开关拨到11时，输出低电平，指示灯熄灭；

图4-2-8 或非门验证工作图

2.9同或门

拨动打开同或门电源开关，同或门电路正常工作。

当输入电平控制开关拨到00时，输出高电平，指示灯亮起；当输入电平控制开关拨到01时，输出低电平，指示灯熄灭；当输入电平控制开关拨到10时，输出低电平，指示灯熄灭；当输入电平控制开关拨到11时，输出高电平，指示灯亮起；

图4-2-9 同或门验证工作图

2.10异或门

拨动打开异或门电源开关，异或门电路正常工作。

当输入电平控制开关拨到00时，输出低电平，指示灯熄灭；当输入电平控制开关拨到01时，输出高电平，指示灯亮起；当输入电平控制开关拨到10时，输出高电平，指示灯亮起；当输入电平控制开关拨到11时，输出低电平，指示灯熄灭；

图4-2-10 异或门验证工作图

如果你看到了这里，那么你值得一个点赞！但想要真正掌握，还是需要动起手来哦~

欢迎点赞、关注、收藏、转发~

我会持续更新优质开源项目！

半导体知识分享：芯片里面几千万的晶体管是怎么弄上去的？

要想造个芯片, 首先, 你得画出来一个长这样的玩意儿给Foundry (外包的晶圆制造公司)

再放大...

我们终于看到一个门电路啦! 这是一个NAND Gate(与非门), 大概是这样:

A, B 是输入, Y是输出.

其中蓝色的是金属1层, 绿色是金属2层, 紫色是金属3层, 粉色是金属4层...

那晶体管(更正, 题主的"晶体管" 自199X年以后已经主要是 MOSFET, 即场效应管了 ) 呢?

仔细看图, 看到里面那些白色的点吗? 那是衬底, 还有一些绿色的边框? 那些是Active Layer (也即掺杂层.)

然后Foundry是怎么做的呢? 大体上分为以下几步:

首先搞到一块圆圆的硅晶圆, (就是一大块晶体硅, 打磨的很光滑, 一般是圆的)

图片按照生产步骤排列. 但是步骤总结单独写出.

1、湿洗 (用各种试剂保持硅晶圆表面没有杂质)

2、光刻 (用紫外线透过蒙版照射硅晶圆, 被照到的地方就会容易被洗掉, 没被照到的地方就保持原样. 于是就可以在硅晶圆上面刻出想要的图案. 注意, 此时还没有加入杂质, 依然是一个硅晶圆. )

3、离子注入 (在硅晶圆不同的位置加入不同的杂质, 不同杂质根据浓度/位置的不同就组成了场效应管.)

4.1、干蚀刻 (之前用光刻出来的形状有许多其实不是我们需要的,而是为了离子注入而蚀刻的. 现在就要用等离子体把他们洗掉, 或者是一些第一步光刻先不需要刻出来的结构, 这一步进行蚀刻).

4.2、湿蚀刻 (进一步洗掉, 但是用的是试剂, 所以叫湿蚀刻).--- 以上步骤完成后, 场效应管就已经被做出来啦~ 但是以上步骤一般都不止做一次, 很可能需要反反复复的做, 以达到要求. ---

5、等离子冲洗 (用较弱的等离子束轰击整个芯片)

6、热处理, 其中又分为:

6.1、快速热退火 (就是瞬间把整个片子通过大功率灯啥的照到1200摄氏度以上, 然后慢慢地冷却下来, 为了使得注入的离子能更好的被启动以及热氧化)

6.2、退火

6.3、热氧化 (制造出二氧化硅, 也即场效应管的栅极(gate) )

7、化学气相淀积(CVD), 进一步精细处理表面的各种物质

8、物理气相淀积 (PVD), 类似, 而且可以给敏感部件加coating

9、分子束外延 (MBE) 如果需要长单晶的话就需要这个..

10、电镀处理

11、化学/机械表面处理然后芯片就差不多了, 接下来还要:

12、晶圆测试

13、晶圆打磨就可以出厂封装了.我们来一步步看:

就可以出厂封装了.我们来一步步看:

1、上面是氧化层, 下面是衬底(硅) -- 湿洗

2、一般来说, 先对整个衬底注入少量(10^10 ~ 10^13 / cm^3) 的P型物质(最外层少一个电子), 作为衬底 -- 离子注入

3、先加入Photo-resist, 保护住不想被蚀刻的地方 -- 光刻

4、上掩膜! (就是那个标注Cr的地方. 中间空的表示没有遮盖, 黑的表示遮住了.) -- 光刻

5、紫外线照上去... 下面被照得那一块就被反应了 -- 光刻

6、撤去掩膜. -- 光刻

7、把暴露出来的氧化层洗掉, 露出硅层(就可以注入离子了) -- 光刻

8、把保护层撤去. 这样就得到了一个准备注入的硅片. 这一步会反复在硅片上进行(几十次甚至上百次). -- 光刻

9、然后光刻完毕后, 往里面狠狠地插入一块少量(10^14 ~ 10^16 /cm^3) 注入的N型物质就做成了一个N-well (N-井) -- 离子注入

10、用干蚀刻把需要P-well的地方也蚀刻出来. 也可以再次使用光刻刻出来. -- 干蚀刻

11、上图将P-型半导体上部再次氧化出一层薄薄的二氧化硅. -- 热处理

12、用分子束外延处理长出的一层多晶硅，该层可导电 -- 分子束外延

13、进一步的蚀刻, 做出精细的结构. (在退火以及部分CVD) -- 重复3-8光刻 + 湿蚀刻13 进一步的蚀刻, 做出精细的结构. (在退火以及部分CVD) -- 重复3-8光刻 + 湿蚀刻

14、再次狠狠地插入大量(10^18 ~ 10^20 / cm^3) 注入的P/N型物质, 此时注意MOSFET已经基本成型. -- 离子注入

15、用气相积淀形成的氮化物层 -- 化学气相积淀

16、将氮化物蚀刻出沟道 -- 光刻 + 湿蚀刻

17、物理气相积淀长出金属层 -- 物理气相积淀

18、将多余金属层蚀刻. 光刻 + 湿蚀刻重复 17-18 长出每个金属层哦对了... 最开始那个芯片, 大小大约是1.5mm x 0.8mm

啊~~ 找到一本关于光刻的书, 更新一下, 之前的回答有谬误..

书名:　<< IC Fabrication Technology >> By BOSE

细说一下光刻. 题主问了: 小于头发丝直径的操作会很困难, 所以光刻(比如说100nm)是怎么做的呢?

比如说我们要做一个100nm的门电路(90nm technology), 那么实际上是这样的:

这层掩膜是第一层, 大概是10倍左右的Die Size有两种方法制作: Emulsion Mask 和 Metal MaskEmulsion Mask:

这货分辨率可以达到 2000line / mm (其实挺差劲的... 所以sub-micron ,也即um级别以下的 VLSI不用... )这货分辨率可以达到 2000line / mm (其实挺差劲的... 所以sub-micron ,也即um级别以下的 VLSI不用... )制作方法: 首先: 需要在Rubylith (不会翻译...) 上面刻出一个比想要的掩膜大个20倍的形状 (大概是真正制作尺寸的200倍), 这个形状就可以用激光什么的刻出来, 只需要微米级别的刻度.

然后: