3D闪存只讲堆叠层数不谈制程工艺的背后

在我们打开一个固态硬盘的产品信息页面时，总是能看到"采用3D NAND闪存"这样的介绍。大家是否想过，为什么3D结构会取代制程微缩成为闪存的发展方向？

15nm制程成为2D与3D闪存的分水岭，在15nm之后闪存不再像CPU那样继续向更先进的10nm、7nm制程迈进。是什么样的原因使得更先进的半导体制程与NAND闪存无缘？现在的3D闪存到底又是什么制程节点制造的？

TLC转折点

各种闪存新技术的出现，本质上都是为了降低每GB容量的成本。NAND闪存相比内存有一个优势，它在一个单元里可以存储多个比特(bit)的数据。这是制程微缩之外的另一种扩容量、降成本手段。当发展到TLC（3bit/cell）后，遇上麻烦了。

闪存单元的FG浮栅结构就像一个可以存储电子的桶，其中容纳的电子数量会影响到闪存单元的读取阈值电压Vth。在TLC中为了表达3比特数据已经需要用到8种不同的阈值电压，如果发展到QLC的4bit/cell结构，更需要区分出16种阈值电压，这就像蝇头小楷一样难以看清。

电子危机

制程微缩的过程进一步加剧了闪存危机，新制程的FG浮栅结构中能容纳的电子总数不断下降，发展到一个非常危险的水平。下图中的红线是过去BCH纠错技术下的可用界限，除非改变闪存结构，否则制程微缩将难以为继：制造出的闪存单元会因为能够容纳的电子数量太少而极其容易出错。

3D闪存架构提出

3D闪存就是攻城狮们找到的新结构出路。早在2007年，东芝就首次提出BiCS三维闪存结构，成功地解决了当代的发展难题。目前市场上在售的固态硬盘几乎全部使用了3D闪存。

3D闪存并不是简单地把闪存单元从平面堆叠成立体状态，而是涉及了基础的结构变化。下图为东芝BiCS三维闪存与传统平面闪存的结构对比。

最终结果使得闪存单元之间的间隙变大、读写干扰得到降低。同时，Charge Trap取代了传统的Floating Gate结构，有力地提升了闪存单元"抓住"电子的能力，降低了漏电速度。

3D闪存的制程信息

很多地方说3D闪存之所以更耐用，是因为使用了更老的制造工艺。这一点其实只适用于初代的3D NAND，40nm的制程使得初代的3D闪存非常昂贵，没有达到扩容量、降成本的初衷。

尽管闪存原厂都不再透露3D闪存的具体制程信息，TechInsights的分析报告还是给出了我们想要的答案：目前的64层堆叠、96层堆叠技术使用的都是19/20 nm制造工艺。

3D闪存的未来

现在3D闪存已经在固态硬盘当中大为普及，未来还会有4D闪存吗？其实4D概念去年就有闪存厂商提出，不过"4D"只是将闪存中的外围电路拿出来，置于存储单元阵列的下方，属于3D工艺的一个小改进。

目前的主流3D闪存拥有64层堆叠层数，东芝在去年率先宣布96层3D TLC。在即将到来的下个节点是96层堆叠与QLC的结合，东芝的96层BiCS4已实现1.33Tb/die的存储密度，如果以8die封装来计算，每个闪存颗粒就可以提供高达1.33TB的海量存储空间，手机和固态硬盘的容量即将迎来又一次爆发式增长。

看了这么多固态硬盘科普，终于真正搞明白TLC闪存和SLC缓存

除了极个别MLC和QLC型号，现在我们能够买到的固态硬盘基本都使用了TLC闪存，今天为大家介绍一些不为众人所知的TLC秘闻。

为什么TLC写入速度比较慢？

闪存用存储电子来记录和表达数据，存储电子的部件叫Floating Gate浮动栅极。通过在Control Gate控制栅极施加一个参考电压，并判断源极与漏极是否导通，就能判断浮动栅极中是否存储有电子，从而实现闪存中数据的读取。

东芝在1984年发明了NAND闪存，最早的NAND闪存属于SLC类型，即每个存储单元可以记录1比特数据。对于SLC闪存来说，闪存FT浮动栅极中有电子代表0，没有电子代表1。

闪存写入过程其实就是将一部分的1转换成0，即给FT浮动栅极"充入电子"。擦除过程就是将栅极的电子全部"放掉"，使它们变回1。

给栅极"充电"的过程需要分步进行，逐渐增加"阈值电压"，每进行一步就与预先定好的不同数据定义的分界线——"参考电压"进行一次对比。SLC的一个存储单元只需表达一个比特的数据，只要区分0和1就好，所以只需要用到一个参考电压。

而MLC闪存要表达2比特数据就需要区分11、01、00和10四种状态，用到四种参考电压。MLC闪存的写入过程因此变得比SLC慢许多。

到了TLC时代，每个存储单元需要记录3比特数据，二进制信息增加到8种，需要用到7种参考电压来隔离这8种状态。TLC的写入过程也就需要更多次的比对和确认，写入速度随之降的更低了。

为什么只有SLC缓存而没有MLC缓存？

pSLC Mode是将部分TLC闪存单元当作SLC使用，从而大幅提升短时突发写入速度的技术。同样的，将TLC临时当作MLC来操作就是pMLC mode。不过pMLC Mode很少被人提起，这是因为它看起来不如pSLC那样划算，下图是某闪存在不同模式下的数据指标：

虽然把TLC模拟成更高级的闪存使用能够缩短读取和写入所需时间，但每个闪存单元能容纳的数据也变少了，综合之后pMLC甚至有可能不如TLC读写速度快。不过pMLC的出错率较低，可以适应那些纠错能力比较低的闪存控制器，应用在部分工业用途当中。

3D堆叠有没有解决TLC的难题？

过去平面闪存使用FT浮动栅极层作为电子的容器，当代3D闪存主要使用CT电荷捕获层存储电子。下图是平面闪存与东芝BiCS三维闪存的结构对比：

由于BiCS结构增大了存储单元间隔，就可以增大单次编程序列的数据量来提升写入速度。同时，由于读写干扰降低，闪存数据出错率下降，BiCS也带来更高的写入/擦除循环次数，也就是我们平时说的"写入寿命"。

TLC写入速度的增长还可通过结构改进升级

TLC写入速度方面的短板主要依靠提升并发度来实现。目前一个闪存die通常具备两个Plane平面：

东芝计划在下一代BiCS5 96层堆叠3D闪存中将平面数量提高到4个，从而令闪存写入速度翻倍。

科技一直在进步，TLC虽然不美好，但似乎也没那么糟糕。

相关问答

3DV-NAND这是作为闪存芯片(NAND)制造的新技术,3DV-NAND主要从结构方面对闪存芯片进行了改进。在之前的闪存芯片中,采用的都是2D平面设计的存储单元(Cell)...

往U盘里写东西U盘是不会有变化的,其实为了回答你这个无聊的问题,我也做了个无聊的实验。先把一个格式化了U盘放在称上称一下U盘的重量,然后用电脑写...

1nm工艺制程并不是芯片的极限今年3月份台积电与台湾国立交通大学的研究团队因为成功开发出了大面积晶圆尺寸的单层氮化硼(BN)而登上了《自然》杂志,厚度仅0.7...

2018年的7月18日,英特尔迎来了五十岁生日。五十而知天命,知天命不是听天由命、无所作为,而是谋事在人,成事在天,努力作为但不企求结果,仍“发愤忘食”、“...

一、半导体市场分析1、半导体产销情况分析2017全年中国半导体集成电路产量达到1564.9亿块,与2016年的1329亿块相比增长17.8%。在一系列政策措施扶持下,中国集...

用认真的态度与专业的情怀倾注于存储,欢迎关注我,与我交流哦!固态硬盘掉速往往会发生在写入数据的过程中,出现掉速的原因,主要有三种情况:一,固态硬盘SL...为...