nand的编程原理发明闪存能赚多少钱？这是一个日本的狗血故事

发布时间 : 2024-11-24

作者 : 小编

访问数量 : 23

扫码分享至微信

发明闪存能赚多少钱？这是一个日本的狗血故事

鱼羊 Alex 发自凹非寺

量子位 | 公众号 QbitAI

说起闪存，想来你并不陌生。

从手机到笔记本电脑，基本上是个能存上几MB数据的电子设备，都少不了这玩意儿。

但你或许想不到的是，它的发明人在其问世之后，仅拿到了几百美元的奖金 。

不久之后还被排挤到不得不从公司辞职，遁走学术界。

而后来因为闪存业务日进斗金的老东家东芝，甚至一度宁可把发明功劳拱手让给老对手英特尔，也不肯承认他的功绩。

这就是舛冈富士雄，一个被福布斯杂志评价为“没有得到应有评价的英雄”。

闪存的狗血发明史

舛冈富士雄与东芝的“纠缠”始于1971年。

彼时，他28岁，刚从日本半导体技术创始人之一——西泽润一门下博士毕业，已引得各大企业纷纷抛出橄榄枝。

而他独独被时任东芝超大规模集成电路研究所所长的武石喜幸 的一句话吸引：

我们一起做一个不存在于这个世界上的东西吧。

就为这么一个“大饼”，舛冈下定决心拒掉其他机会，投身东芝。

刚到东芝的头一年，舛冈富士雄便贡献了SAMOS存储器方面的新专利，推动东芝与英特尔签署了相关交叉授权协议。

但从履历上看，舛冈在东芝的头10年，并没有因为第一炮的成功打响就一帆风顺。相反，还颇有些波折：

先是一度被调到销售部门，却业绩稀烂。后来又在工厂里折腾了好一遭，迟迟未能回归他最擅长的研发岗位……

最后，还是当年挖掘他的伯乐武石喜幸抬了一手，在1980年把他捞回研究部门。

也就是从这一年开始，当年吸引他加盟东芝的那个宏大愿景，真的在他手上一步步实现了。

DRAM潮流下的异类

尽管销售生涯并无建树，但在销售和生产岗位下收获的经验倒也不算白费。回归研究岗位的舛冈富士雄，很快就孕育出了自己作为“闪存之父”的第一“孩子”——

NOR闪存 。

与DRAM存储器不同，闪存是一种切断电源后存储数据也不会消失的半导体非易失性存储器。

在闪存诞生之前，这类产品的代表是英特尔的EEPROM （带点可擦可编程制度存储器）。

不过，英特尔的EEPROM存在明显短板：读写性能差、难以提高集成度等。

也就是说，这玩意儿不适合存储大容量的数据。

舛冈的解决思路，是“故意降低性能 ”。

简单来说，在原来的存储器中，擦写数据是以字节为单位来进行的。

而到了闪存里，这些原本都拿着单独号码牌的数据，被打包成一个个“小集体”来看待，即以块为单位来进行擦写。

在芯片里，“号码牌”们本身就占据了电路的一部分。因此这么一操作，“号码牌”减少，芯片的面积自然就缩小了。

△NOR Flash结构

说起来并不复杂，但事实上，如此以降低性能的方式来节约成本的思路，在舛冈当时的同事们看来多少有些“违背常理”。

连舛冈自己都坦言，要不是在销售、生产岗上摸爬滚打了一圈，在IBM、英特尔等客户面前因为“产品价格太高”吃足了闭门羹，他的思路可能也拐不到这个方向上。

△年轻时的舛冈富士雄

闪存无疑是可以写入教科书级别的发明。正如舛冈富士雄自己常常对外说的那样：如果有小型存储装置，就可以一边听歌一边跑步了——

这在80年代当时是相当超前的想法了，第一款量产的MP3播放器可是1998年才出现的。

但令人大跌眼镜的是，东芝本身对此并不重视，根本就没打算在闪存上投钱研究。

或许与当时的时代背景不无关系：

80年代，日本半导体产业正在飞速发展，但日本国内的人们却并不对自主创新抱有什么指望。在当时的人们看来，光是疯狂追赶英特尔等美国半导体企业的脚步就够费劲了。

东芝自己，就把宝押在了当时主流的半导体存储器DRAM上——毕竟，这是一门巅峰时期能让东芝日入2亿日元的生意。

于是在今天看来颇有些离谱的事情发生了：最先对舛冈的贡献做出正确评价的，竟是东芝的老对手英特尔 。

1984年，舛冈富士雄团队在IEEE国际电子组件会议（IEDM）上发表了有关NOR闪存的论文。

新发明立刻引起了英特尔的注意。他们很快为此联系上了东芝和舛冈，并抢先在1988年量产了NOR闪存芯片。

也就是说，闪存的概念最先诞生于东芝，但闪存产业的开创者却是大洋彼岸的英特尔。

这可着实让舛冈富士雄憋了一口气。此后他在闪存上一条道走到黑的决心，不能说与这个插曲无关。

是的，NOR闪存被忽视，并没有让舛冈放弃自己的研发方向。

尽管当时有不少人劝他放弃闪存，转而研究当时极受公司重视的DRAM，但他的行动很干脆：拼命维护住自己的小团队，就跟闪存杠上了。

对于舛冈而言非常幸运的是，他的伯乐武石喜幸还是一如既往地支持着他。

△武石喜幸

在闪存研发团队的危机时刻，研究所所长武石喜幸表了态：

舛冈的做法符合技术发展的方向，那就好好做吧。

不仅如此，因为舛冈的团队申请不下来开发资金，武石所长还把其他项目的资金分给了他们。

1986年，不甘心的舛冈富士雄再次走到了同行前头，他发明了更便宜的NAND闪存 ，也就是现在大家手机里都在用的那种。

P.S. NAND闪存的原理同样“违背常理”。NAND结构能实现更高的存储密度和更快的擦写速度，但其传输速度却是NOR闪存的1/1000。

这一回，东芝倒是有所表示了：奖励了他几百美元奖金 。

闪存起飞前夜，舛冈败走东芝

1991年，NAND闪存终于量产，但对于舛冈富士雄而言，他的东芝生涯却走向了尾声。

这一年，他的事业后盾武石喜幸突然离世，享年63岁。

失去了唯一支持和理解自己的领导，舛冈在东芝彻底边缘化。

1993年，舛冈富士雄升任技术总监。但却是看似升职，实则“三无”：没有办公室，没有部下，没有研发预算。

也就是说，实际上，舛冈已经无法继续在东芝开展研发工作。

1994年，在东芝度过了23个年头，从28岁的青年变成51岁的中年人之后，舛冈富士雄选择了辞职。

此后，他回到母校日本东北大学任教，在1996年成为东北大学电气通信研究所教授。

尽管在90年代，东芝的闪存业务一度只能靠DRAM业务输血度日，但进入21世纪以后，闪存产业很快迎来爆发。到如今，这类产品的市场规模已经超过800亿美元。

只是这些数字已然与舛冈富士雄无关。

东芝甚至一度不承认舛冈富士雄是NOR闪存的发明者 ，宁愿把这一功劳拱手让给英特尔。直至1997年舛冈被IEEE授予特殊贡献奖，东芝才改了口。

为此，舛冈富士雄在2006年起诉了东芝，并索赔10亿日元。

“硬骨头的工程师”

不知看到这里，你是否支持舛冈富士雄起诉东芝的做法。

但在当时，对于舛冈当年在东芝的下属们来说，此举属实“令人震惊”。

而舛冈自己其实也心知肚明：

起诉东芝，外界对我的评价肯定是变差了。

△图源：NHK纪录片

事实上，这场官司在东芝赔付8700万日元后和解收场，但对舛冈本人的影响可能直至今日都仍未消弭。

在NHK纪录片中，老爷子略显落寞地提到：国外对自己的评价比日本国内高，退休后没有任何一家日本公司邀请他回到产业界。

但即使形象变差，我也并不后悔这样做。

比起舆论对于他的指摘，比起赔偿本身，这场诉讼对于舛冈富士雄而言，更像是在为工程师的身份争一口气。

因为东芝对舛冈的忽视，本质上是一个更加系统性的问题：在当时的日企当中，工程师的地位并不高。即使员工创造了某种重要的发明，公司给予的奖励也往往非常吝啬。并且即便如此，员工们也仍被要求对企业保持“忠诚”。

是以舛冈的诉求关键并不在于钱，而在于“希望日本社会更加尊重技术人员”。

“没有东芝就没有今天的我”

有意思的是，事物总有两面性。

尽管与老东家的矛盾闹得沸沸扬扬，舛冈富士雄也并没有一味贬损东芝。

相反，他从未否认东芝这个平台带给他的成长：

没有东芝就没有今天的我。

△2018年舛冈获颁本田奖

毕竟硬骨头如舛冈，其实在东芝期间的做事风格一直非常引人注目。

他在东芝任职期间，产出了500+专利，并且很喜欢晚上回家后疯狂爆肝。

以致真正到了上班的时候，他在下属们面前呈现出的是这样一个形象：

“容易生气，他一大早就开始发火。”

“一整天让你坐在他面前，一直唠叨。”

“有时他发着发着火就睡着了。”

最夸张的时候，他会从早上开始一直睡到下午5点下班，然后问下属：要不要一起去喝一杯。

……

下属们甚至开玩笑说，“要说舛冈做了什么，可能就是喝酒吧”。

而东芝给予舛冈的自由度，也被他传递给了下属。

在研发NAND闪存时期，实际技术开发都由团队中的其他工程师们来完成，而舛冈只负责制定总目标、在一旁“发号施令”，连会议也几乎从不参加。

老部下百富正树说：“舛冈完全不考虑战略方案等复杂问题。”

不过，舛冈的部下们吐槽归吐槽，在他们看来，这位看似很“不靠谱”的领导实际深谙“用兵之道”。

换个角度来看，舛冈从不过问细节这件事，实际给了下属技术人员更大的发挥空间。他信奉：

技术只有在自由宽松的管理环境下，才能蓬勃发展 。

多年之后，连当初经常和舛冈唱反调、甚至为了避开舛冈的目光而在两人工位之间放了一盆植物的白田理一郎都表示，舛冈是他遇到过的最好的领导，没有之一。

值得一提的是，NAND闪存研发团队的功臣们在舛冈离开东芝后，也相继四散各处。

并且聚是一团火，散是满天星。

比如，白田理一郎，如今是IEEE Fellow，台湾交通大学特聘教授。作井康司，曾任日本本田研究所首席科学家，现任职于东京工业大学。百富正树，后来成为东芝内存技术研究所所长。

最后的最后，感谢为我们提供这一选题的小伙伴~

如果你也有想要了解的科技人物，不妨在评论区留言，咱们下一篇接着安排~

参考链接：[1]https://www.bilibili.com/video/av37355638?vd_source=29132f400f2373ae1778cea224df4e3c[2]https://en.wikipedia.org/wiki/Fujio_舛冈富士雄[3]https://www.keguanjp.com/kgjp_keji/kgjp_kj_kjdx/pt20181128060004.html[4]https://www.zdnet.com/article/nand-flash-memory-which-changed-the-it-world-reaches-age-35/[5]https://zh.m.wikipedia.org/zh-hans/%E9%97%AA%E5%AD%98

— 完 —

量子位 QbitAI · 头条号签约

关注我们，第一时间获知前沿科技动态

3D NAND，可以怎么玩？

相信我们都有所体会，当我们在购买苹果手机时，不同的内存大小价格也差距很大，这个内存指得就是闪存（Flash），苹果是第一家利用闪存来存储数据的公司。闪存又包括NOR Flash和NAND Flash二种，不过NOR Flash的容量较小一般为1Mb-2Gb，而NAND Flash能提供极高的单元密度，可达到高存储密度，适用于大量数据的存储，因此也是主流的闪存技术。从2018年开始，全球大多数的智能手机都已开始使用3D NAND存储芯片，不仅是智能手机，3D NAND芯片在数据中心、云、服务器、SSD、PC等领域也非常受欢迎。

在3D NAND技术推出之前，NAND闪存均为2D平面形式。2D NAND架构的原理就像是在一个有限的平面上盖平房，平房的数量越多，容量也就越大。过往存储芯片厂商将平面NAND中的单元尺寸从120nm扩展到1xnm 节点，实现了100倍的容量。不过随着单元尺寸达到14纳米的物理极限，2D结构在扩展存储容量方面有着很大的局限性（当工艺尺寸达到一定阶段之后，闪存就很容易因为电子流失而丢失其中保存的数据）。

随着2D NAND的微缩达到极限，2007年东芝（现在的铠侠）提出了3D NAND结构的技术理念，3D NAND是行业的一个创新性方向。与减少每个节点单元尺寸的平面NAND不同，3D NAND使用更宽松的工艺，大约介于30 纳米到 50 纳米之间，它通过增加垂直层数来获得更大的存储容量。因此，我们也可以看到，目前主流的存储芯片制造商均在竞相通过增加3D NAND垂直门数，以此来提高存储密度。他们已经规划了下一代3D NAND产品，包括232层/238层，甚至更大到4xx层甚至8xx层。虽说都在盖楼，但是各家盖楼所采用的架构却有所不同。

3D闪存的概念图（图源：铠侠）

架构一：V-NAND，代表厂商：三星

2013年，三星率先推出了V-NAND闪存，其中的V代表Vertical，垂直的意思，这是一种通过垂直堆叠3D空间中的穿孔连接其单元层的解决方案。三星是世界上第一家开发和商业化3D内存解决方案的公司，也为存储器行业创造了全新的范例。

2013年，三星所开发的第一个 V-NAND闪存仅有24层，目前三星的V-NAND已经发展到第八代，它共有200多层。2022年11月7日，三星宣布已开始量产具有200层以上的第八代1 TB的3D NAND (V-NAND)，并计划根据消费者需求将其推向市场。而且三星的目标是到2030年实现1000层。V-NAND闪存不断发展，每一代新的V-NAND都带来了显着的性能提升，以及更低的功耗。

三星86 Gbit 32层第二代V-NAND的横截面

在此，值得一提的是，在V-NAND 128层以前，三星的V-NAND采用的是单层蚀刻技术，它通过圆柱形通道连接电池，能够一次堆叠超过100层，并通过10亿多个孔互连。除了其创新的结构，V-NAND还采用了电荷陷阱闪存 (CTF) 技术来消除单元间干扰。通过在电池中引入非导电的氮化硅层，CTF技术使V-NAND技术免受电荷泄漏和数据损坏的影响。凭借着这一超高纵横比 (UHAR) 孔蚀刻支持的单层技术，三星一直主导着128层的3D NAND。

但是单次刻蚀最多也就到128层，因此，在 128 层设备之外，许多竞争对手采用的都是双层方法，例如美光将两个88层的结构相互堆叠，从而形成一个176层的器件；英特尔的144L 3D QLC设计已经转向了3层堆栈：48 + 48 + 48层，这种方法更容易实施。层数越少，执行HAR蚀刻步骤就越容易。

到了第七代512Gb 176层的TLC芯片，三星开始采用COP（Cell-on-Periphery）结构，后续1Tb 238L TLC产品将是第二代COP TCAT V8 V-NAND。COP结构的存储单元阵列区域位于外围设备上方，但COP结构还是有部分外围设备仍位于单元外部，这意味着必须减少单元阵列以及单元阵列下方和旁边的外围区域，来减小芯片尺寸。

各家存储厂商3D NAND不同架构的比较

（图源：techinsights）

架构二：CuA，代表厂商：美光/英特尔

美光从第一代32层3D NAND就开始采用这种在芯片的外围逻辑上构建其3D NAND阵列的方法，美光将之称为是CuA（CMOS-under-array）。该架构为容量增长、密度、性能和成本改进提供了一种扩展方法。将NAND的位单元阵列堆叠成更多层，每平方毫米硅片提供更多bit，从而实现更高的密度和更低的每bit成本。

2022年7月下旬，美光宣布了其232层3D NAND，据美光称，此232层的3D NAND实现每平方毫米最高的TLC密度(14.6 Gb/mm2)。面密度比同类TLC产品高35%到100%。据美光的信息，该3D NAND设备分成六个平面（当今市场上的许多NAND设备只有两个平面，也有的前沿设计采用四个平面分区来通道命令和数据流），以实现更高的并行度，从而提高性能。在每个芯片的基础上，增加的并行性通过支持可以同时向 NAND 设备发出更多的读写命令，提高了顺序和随机访问的读写性能。就像高速公路一样，车道越多，拥堵越少，通过给定区域的交通流量就越大。目前美光的232 层 NAND已出货。

232层，2 stack CuA NAND

（图源：美光）

英特尔和美光此前研发了FG CuA 3D NAND，在此科普一下，NAND闪存的存储单元技术大致分为浮栅（FG）技术和电荷陷阱（CT）技术。FG技术存储单元有一个栅极（浮动栅极），它在单元晶体管的控制栅极和沟道之间电浮动，通过向浮动栅极注入电荷（改变单元晶体管的阈值）来写入数据。

此前的2D NAND闪存所使用主流技术正是FG技术，不过随着NAND闪存技术从2D走向3D，除了英特尔-美光联盟外，各大厂商都放弃了FG技术，转而采用CT技术，如上文中提到的三星。采用CT技术的主要原因是CT技术在制造通孔存储器时比FG技术简单。而FG 技术因其卓越的数据保留特性、高温特性和优于CT技术的可控性而受到高度评价。

英特尔-美光联盟开发的3D NAND闪存技术共有三代，第一代是结合了32层内存通孔和TLC（3bit/cell）型多级内存的硅die，内存容量为384Gbit。第二代全面引入了CuA技术,将层数增加一倍至64 层（2个32 层堆叠）的硅芯片，并与 TLC 和 QLC（4 bit/cell）多级存储器技术相结合实现了商业化。第三代达到96层（2个48 层堆叠），存储容量与二代持平，硅面积减少至76%左右。

Intel-Micron联盟的3D NAND闪存技术

（图源：pc.watch）

Intel 第四代的144层转向自研，该NAND string首次在source和bitline之间由三层（upper deck，middle deck，lower deck和48L）组成，并为TLC和QLC设备保留了FG CuA结构。每个deck都可以分配给 QLC 或 SLC 块的任意组合，以充分受益于英特尔在存储系统中的新的block-by-deck概念。

不过英特尔已经退出了3D NAND市场，以90亿美元的价格将该业务出售给了SK海力士。

架构三：BiCS，代表厂商：铠侠/WD/SK海力士

铠侠（Kioxia）和西部数据（WD）正在联合开发名为 BiCS Flash的3D NAND。铠侠的前身是东芝，如开头所述，东芝是世界上第一个发明闪存（1987年）并且提出3D NAND技术的公司。早在Kioxia还是东芝的时候，就与SanDisk建立了闪存合作伙伴关系，后来西部数据收购了SanDisk，东芝成为了Kioxia，两家便成立了合资企业Flash Ventures（FV），成为合作伙伴。FV由WD / Kioxia各拥有50/50的份额，晶圆产能也被分成50/50的份额。

KIOXIA于2007年在学术会议上提出了BiCS FLASH™“批处理技术”的概念。据铠侠对BiCS FLASH™“批处理技术”的解释是：在BiCS FLASH™中，有一个板状电极作为控制栅(下图中的绿色板)和绝缘体交替堆叠，然后垂直于表面同时打开(冲孔)大量的孔。接下来，在板状电极中打开的孔的内部部分填充(堵塞)电荷存储膜(粉红色部分)和柱状电极(灰色部分为柱状结构)。在此条件下，板状电极与柱状电极的交点为一个存储单元。在BiCS FLASH™存储单元中，电子在穿过柱中心的电极（灰色结构）和电荷存储膜（粉红色）之间交换。这样，存储单元不是一层一层地堆叠起来，而是先堆叠板状电极，然后在它们之间开一个孔，连接电极，这样就形成了所有层的存储单元一次性降低制造成本。

BiCs的基本流程

（图源：铠侠）

2015年铠侠&西部数据推出了48层BiCS 3D NAND ，2017年为64层，2018年为96层，2020年达到112层。2021年，铠侠和西部数据宣布了他们的第六代 BiCS 3D NAND 技术，该技术有162层，这也是采用CuA概念的第一款产品。西部数据透露的路线图中显示，下一代“BiCS+”将在2023 年底推出，层数应增加到200多个。

西部数据的NAND发展路线图

（图源：西部数据）

作为全球最主要的NAND闪存公司之一，SK海力士是最后一家开发3D NAND闪存技术的公司。据Tech insights的分析，从2015年到2019年，SK Hynix陆续开发了四种类型的存储单元阵列：2015年至2016年开发的首个存储单元阵列采用类似于Kioxia开发的称为“ SP-BiCS”的单元阵列“ P-BiCS”的结构，似乎是32层；2017年其又开发了存储单元阵列的改进版本—“ DP-BiCS Gen1”，估计为48层；2018年，SK海力士开发了一种名为“ DP-BiCS Gen2”的存储单元阵列，该阵列具有将存储堆栈分为两个“层”（也称为“甲板”）的结构，估计为72层。

SK海力士的3D NAND架构发展

（图源：Tech insights）

架构四：4D PUC，代表厂商：SK海力士

2018年11月，从第四代96层3D NAND开始，SK海力士推出了新的命名法——4D PUC（Periphery Under Cell），PUC是一种将外围电路重新定位到电池底部的技术，如下图所示。尽管有这个名字，该公司并没有在四维空间中创建产品，“4”这个数字所代表的其实是一种先进性（而不是指进入第四维度）。它是3D架构变体的商品名，首批所谓的4D NAND设备提升了CTF（电荷撷取闪存）NAND阵列下的外围电路，从而在芯片上节省更多空间，并进一步降低生产成本。按照SK海力士的说法，与3D相比，4D 产品单位单元面积更小，生产效率更高。

SK海力士对4D NAND的解释

（图源：SK海力士）

98层之后，SK海力士陆续开发出128层、176层3D NAND。2022年8月，SK海力士宣布已开发出世界最高238层4D NAND闪存，也是尺寸最小的NAND，预计2023年上半年开始量产。SK 海力士目前的4D NAND技术现已被公认为行业标准。

PUC架构使得4D NAND允许在固定区域内实现高密度，减小了芯片尺寸，但缺点是堆叠技术可能在未来达到极限。SK海力士计划以多站点电池（MSC）为核心来克服这一障碍，通过微制造将现有电池分成两个较小的电池来存储数据，减少电池堆叠的数量，同时水平扩展电池密度，这也是SK海力士 4D 2.0的技术概念的核心要素之一。

架构五：Xtacking，代表厂商：长江存储

3D闪存中除了存储阵列之外这些外围电路会占据相当大的芯片面积，可以看出，上述这些存储厂商所采用的架构大多是是将外围电路放到存储单元下方。而长江存储所采取的是与其他公司完全不同的方法——Xtacking。

Xtacking技术是把存储阵列和外围电路分开来做，分别在两个独立晶圆上加工，虽然NAND闪存不适合用更先进的制程来加工，但是外围的电路却可以。两部分选用合适的工艺节点完成后，完成的内存阵列晶圆通过数十亿个垂直互连通道(VIAs)连接到外围晶圆。如下图所示，将外围电路位于内存之上，然后通过铜混合键合技术堆叠并连接它们，可实现更高的位密度。但是这种粘合技术仍然很昂贵。

图源：长江存储

总结

迄今为止，主流的3D NAND架构大抵有以上这五种：V-NAND、BiCS、CuA（COP）、4D PUC和Xtacking。然而就像盖高楼大厦一样，简单的堆层数不是最终目的，高楼不仅要高，还要保证可以通过安全高效的电梯轻松抵达，即每个存储芯片内部的V-NAND能否以更快、更高效、更省电的方式继续上升？这就非常考验各家的本领。随着NAND技术的进步，局限性也将浮出水面。

发明闪存能赚多少钱？这是一个日本的狗血故事

闪存的狗血发明史

“硬骨头的工程师”

“没有东芝就没有今天的我”

3D NAND，可以怎么玩？

关于我们

产品中心

服务与支持