两大存储巨头眼里的3D NAND FLASH未来

来源：内容由半导体行业观察（ID：icbank）编译自tomshardware，谢谢。

5月15日至18日，半导体存储器国际会议International Memory Workshop 2022（IMW2022）在德国德累斯顿隆重召开。在本届会议中，共收取了论文43篇，接受口头报告16篇，但其接受率为37%。这些论文设计的范围包括Flash 、EEPROM、MRAM 、RRAM 为 11%，PCM、Special Technology 和NVM应用。

在这里，我们来总结一下本届会议上存储巨头的一些观点和看法。

美光：3D NAND继续往多层次发展

从2016年左右开始，因为二维设计不能满足其不断增加的小型化需求，NAND Flash走向了三维。之后，为了提高内存密度，各家公司都在认真增加三维堆栈的数量。例如，美光比其他任何厂商都更早地开始生产 32 层、64 层、96 层、128 层和 176 层。

此外，在 2022 年 5 月 13 日，就在 IMW2022 召开之前，有消息称美光将从 2022 年下半年开始生产 232 层 3D NAND。这个 232 层的 3D NAND 是一个 116 层NAND的两层堆栈。采用了所谓的CMOS Under Array（CUA）结构，在存储器阵列的底部形成CMOS电路。

虽然增加堆栈数量以提高 3D NAND 的存储密度的方法很简单，但存在很多问题，例如打开高纵横比（AR）的存储孔并将其嵌入。因此，美光提出通过在平面方向，即XY方向上对存储单元进行缩放，以及依靠堆叠层数的增加来提高存储密度。

下午是存储单元阵列的平面图。一个称为柱子的小圆圈上下贯穿阵列堆栈。围绕柱子的字线 (WL) 充当存储器件的栅极。即柱与WL的交叉点形成存储装置的存储单元。该单元以不同的阈值电压 (Vt) 水平存储二进制数据。

WL之间的间隙称为狭缝，这是形成存储单元阵列所必需的结构。这是因为在 3D NAND 中，牺牲 WL 材料的去除和金属栅极的形成是通过狭缝进行的。

对于具有这种结构的存储单元，有两种 XY 缩放方法。一是减小狭缝宽度，二是密集排列柱子。这种方法称为支柱间距缩放。

从上图还可以看到，当狭缝之间的柱的数量增加到4柱、9柱、14柱和24柱时的存储单元的平面图。当狭缝之间的柱子数量超过 14 时，缩放收益开始减少。因此，可以看出，一味地进行柱间距缩放是不够的。

因此我们可以得出结论，有两种方法可以提高 3D NAND 的存储密度。一种是在垂直方向上堆叠存储单元。另一种是在XY方向上缩放存储单元。

前者对高AR孔的加工和上下级孔的对位难度逐年增加。而后者则是缓解存储器单元在垂直方向的指数堆叠的利器。

但是，如果继续XY方向的微细化，则CMOS的小型化将继续，例如，可以将FinFET用于晶体管，或者可以将EUV应用于精细布线。这些不能轻易采用，因为它们会导致内存成本飙升。

因此，当在 XY 方向缩放时，有必要想办法减少每比特的 CMOS 电路，以避免使用 FinFET 和 EUV 等昂贵的工艺。

综上所述，垂直堆叠、XY方向缩放、CMOS电路每比特减少这三种方法对于未来3D NAND的高密度化具有重要意义。

铠侠：液氮温度下的3D NAND演示实验

数据中心发热已成为全球性问题。因此，出现了浸入式服务器。这也就是我对 Kioxia 的公告感到惊讶的原因，因为他们通过将 3D NAND 浸入绝对温度为 77K 的液氮中来展示其操作。

铠侠在 2019 年的 IEDM 上报告称，它通过将 3D NAND 存储单元分成两部分来运行 5 位/单元（Penta Level Cell (PLC)）。2021 年 12 月，铠侠在 IEEE Journal on Exploratory Solid-State Computational Devices and Circuits上通过将 3D NAND 浸入液氮中成功实现了 6 位/单元操作，并已经完成相关操作。

这一次，铠侠的目标是通过将3D NAND浸入液氮中，并将3D NAND的沟道从多晶硅改为单晶硅，进一步提高价值。下图左侧显示了本次使用的单晶硅沟道的3D NAND结构，下图右侧则显示了实验设置。

首先，3D NAND的读取噪声结果如图所示。如果将多晶硅沟道在室温300K的读取噪声标准化为“1”，只需将其浸入77K的液氮中即可将噪声降低至70%，室温300K时噪声为60%在单晶通道中，当单晶沟道浸入液氮77K时，噪声降低到40%以下。

接着，数据保持特性的实验结果如图所示。发现在 77K 的液氮温度下，由于电荷损失导致的 Vth 偏移小于在 300K 的室温下。还发现多晶硅和单晶硅在液氮温度为 77 K 时没有区别。

然后，将单晶沟道的3D NAND浸入液氮中运行，成功实现7bit/cell。

铠侠将5-bit/cell称之为Penta Level Cell (PLC)。6 位/单元会是 Hexa Level Cel (HLC) 吗？而7 bits/cell就是Hepta Level Cell (HLC)，但是缩写是6 bits/cell和7 bits/cell是一样的。我们应该如何区分？

就算能做到 7 bits/cell，但用液氮冷却 3D NAND 可能成本会很高（我也是这么认为的）。为此，铠侠对成本进行了估算，如图所示。

参考是在 300K 的室温下运行 4 位/单元 (QLC) 3D NAND 的情况进行的。

据铠侠测算，液氮冷却的成本不到芯片制造成本的10%。因此，在液氮 77K 中可以运行 7 位/单元的 3D NAND 的成本是参考的 64%。如果这个计算是正确的，用液氮冷却不会导致成本增加。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3078内容，欢迎关注。

晶圆｜集成电路｜设备｜汽车芯片｜存储｜台积电｜AI｜封装

写入真脆弱！美光全球首发QLC闪存SSD：最大768TB

美光今天发布了最新款的5210 ION系列企业级SSD，采用美光与Intel联合开发的新一代QLC NAND闪存颗粒。这也是全球首款QLC闪存产品。

按照存储方式划分，NAND闪存已经发展了四代：

第一代SLC每单元可存储1比特数据(1bits/cell)，性能好、寿命长，可经受10万次编程/擦写循环，但容量低、成本高，如今已经非常罕见；

第二代MLC每单元可存储2比特数据(2bits/cell)，性能、寿命、容量、成各方面比较均衡，可经受1万次编程/擦写循环，现在只有在少数高端SSD中可以见到；

第三代TLC每单元可存储3比特数据(3bits/cell)，性能、寿命变差，只能经受3千次编程/擦写循环，但是容量可以做得更大，成本也可以更低，是当前最普及的；

第四代QLC每单元可存储4比特数据(4bits/cell)，性能、寿命进一步变差，只能经受1000次编程/擦写循环，但是容量更容易提升，成本也继续降低。

Intel和美光的QLC NAND闪存颗粒此前就已经做到64层堆叠、单Die 512Gb(64GB)大容量，现在更是宣布了64层堆叠、单Die 1Tb(128GB)，这在闪存历史上还是第一次。

同时得益于四层结构 (之前是两层)，I/O指令可以并行，弥补了大容量带来的性能损失，而且还有“阵列下CMOS ”(CMOS under the array)设计，使得电路设计虽然增多，但不至于导致内核面积增大过多。

美光5210 ION系列是标准的2.5寸SATA规格，容量起步就有1.92TB，最大更是7.68TB ，体现了QLC闪存的大容量优势。

主控不变还是Marvell 88SS1074，固件则是美光自己编写的 ，但是性能指标未公布(肯定好不到哪里去)。

寿命方面称低于现在的5200 ECO系列，那就是每天不到一次全盘写入，而结合1000次的编程/擦写循环，事实上每天全盘写入次数应该只有0.5次，换言之就是两天写满一块盘才能保证不坏。

虽然这比如今绝大多数3D TLC SATA SSD的每天0.3次还是高一些，但它可是企业级产品，完全显示了QLC的脆弱性。

正因为如此，美光推荐5210 ION系列用于读取密集型场合，读取负载占比至少有90％，比如人工智能、机器学习、实时分析、大数据、媒体流等等。

假如每天全盘写入只有0.1次(十天写满)，维持5年质保期限倒是不成问题。

美光5210 ION系列已经开始出货给特定客户，今年秋天大规模上市，具体性能和价格也会在届时才会公布。

另外，Intel和美光还联合宣布，已经完成第三代96层堆叠3D闪存，将带来业界最高的单位面积容量。

相关问答

大部分的SSD主板上焊接的闪存颗粒是4或8或16,早期有10个的或在4、8、16基础上再增加1个,所以类似120-128G的盘可能实际颗粒是128G或再多一些,多余的...

这个结论从何而来70后的人还记得吧?财经、政法、外贸等专业供不应求。武汉地区,中南财大的分数线甚至超过武大华科。作为内陆城市的武汉自然而然的落寞了。有若...