ufs的 nand引脚 UFS接口学习笔记-快讯-上海羊羽卓进出口贸易有限公司

ufs的 nand引脚 UFS接口学习笔记

发布时间 : 2024-10-26

作者 : 小编

访问数量 : 23

扫码分享至微信

UFS接口学习笔记

接口名称：UFS

英文全称：Universal Flash Storage

中文：通用闪存存储（接口）

标准号（最新）：JEDEC---JESD220D UFSHCI standard--JESD223D

标准维护：www.JEDEC.org JEDEC Solid State Technology Association固态技术协会

当前规范：

最新版本：V3.0（最高速率为23.2Gbps,是上一版本UFS2.1的2倍）

生效时间：2018.01

下一版本：UFS3.2？

说明：UFS是一个简单高效、适用于移动终端设备主机与存储器之间的高速串行总线。它可以代替FLASH器件，如下图所示，一个HOST CPU、一个DRAM控制器和DRAM和一个UFS HOST控制器连接UFS设备可以构成一个完整的电子产品系统。其功能类似eMMC，但速度更快且由并行改为串行，而且还是全双工。由于UFS支持双通道的双向读写，所以UFS 3.0的接口带宽最高可达23.2Gbps，也就是2.9GB/s。UFS2.1双通道的顺序读写速度为820MB/s左右（2.1单通道更低，在500MB/s），而UFS3.0可以达到15009MB/s；在顺序写入速度上也有很明显的提升，2.1的为240MB/s，而3.0可到400MB/s。

UFS 3.0支持分区也有一定的增多，纠错性能提升，电压2.5V，支持最新的NAND Flash闪存介质，工作温度零下40摄氏度到高温105摄氏度。至于UFS存储卡v1.1，则实现了对HS-Gear1/2/3的全部兼容，这样存储速度就达到最高1.5GB/s。

一、接口结构

UFS接口主要用来管理NAND闪存，它与MIPI Unipro、 MIPI M-PHY以及INCITS T10等接口有关。.其目标应用是移动终端设备上主机与非易失性存储设备（NVM）之间的连接。 下图1为UFS架构示意图。UFS的底层物理层是MIPI M-PHY，数据链路层使用MIPI UNIPRO，其架构模模型参考

UMA（Unified Memory Architecture）架构UFS

INCITS T10 (SCSI) SAM模型,其命令协议基于INCITS T10 (SCSI) SPC及SBC标准。UFS定义了3类目标HSG（High Speed GEAR）速率：

Support for GEAR1 is mandatory --强制

Support for GEAR2 is mandatory –强制

Support for GEAR3 is optional --可选

三种供电Three power supplies ：

VCCQ power supply: 1.2 V (nominal)

VCCQ2 power supply: 1.8 V (nominal)

VCC power supply: 1.8 V/3.3 V (nominal)

其信令定义来自MIPI M-PHY ，如下：

400 mVp/240 mVp (not terminated无端接),

200 mVp/120 mVp (terminated端接)

它采用8b/10b line coding线性编码，也来自于MIPI M-PHY 定义。要求高度可靠性，其误码率要求<10exp(-10 )。

UFS包括2种信令机制：

Low-speed mode with PWM signaling scheme

High-Speed burst mode

低速和高速均包括多种速率分类。

一个UFS系统包括一个UFS HOST和一个UFS DEVICE，它们之间的接口使用Reset、REF_CLK、DIN和DOUT等MIPI定义的物理接口进行连接，一般为6根引脚，即复位1根、时钟1根，数据发送差分对2根，数据接收差分对2根。如下图所示为UFS SYSTEM MODEL。

The UFSHCI standard defines the interface between the UFS driver and the UFS host controller.

也可有多个发送和接收差分对。UFS HOST和UFS DEVICE之间为全双工通信。

二、工作原理

UFS接口系统架构见上图2。其工作原理可参考MIPI M-PHY。一般普通的UFS接口只有一条管道LANE发送和一条接收管道LANE，必要时可以增加到多条管道LANE，但要保持发送LANE与接收LANE相等。其引脚解释见下表1.

一个UFS设备的外部电路可以参考下图所示。

NOTE 1 The memory core power supply may be connected to VCC power supply ball, or the VCC regulator output, while it is connected to the charge pump output if VCC =1.8 V and the memory requires 3.3 V core power supply.

NOTE 2 The memory IO may consume power from any power supply: VCC, VCCQ or VCCQ2.

NOTE 3 CCP-IN, CCP and CCP-OUT may be required only when internal charge pump is used.

如果是一个UFS卡，则其引脚功能会变成如下表所示。即复位脚被取消，改为C/D（card detection）卡检测脚。

其检测原理图如下图所示，UFS HOST内部有上拉电阻，当未插入UFS Card卡时，检测脚C/D电位为高，当插入卡后，此脚电位被拉低，指示有UFS卡插入。

三、应用设计

一个UFS设备包括嵌入式设备和UFS卡，其应用设计可参考第二章的参考原理图，其连接也比较简单。同MIPI接口一样，需要注意的是嵌入式设备可以支持到两条发送和两条接收LANE，而UFS CARD只支持一条发送和一条接收LANE，且UFS CARD没有Reset复位脚而只有C/D脚。

3.1 供电要求

UFS供电要求见下表。其上电时序可参考下图所示。

更详细的上电和掉电时序见3.4节。

因为UFS供电模式包括四个基本模式，即Active,Idle,UFS-Sleep和UFS-PowerDown以及为它们提供过渡切换的三种模式，即Pre-Active、Pre-Sleep和Pre-PowerDown，它们的模式由START STOP UNIT命令和相应的属性进行控制，并且把Active状态下定义了16种工作场景。下面提供一个供电模式切换图供参考。

3.2 时钟要求

UFS参考时钟有19.2,26,38.4,52MHz.默认是26 MHz 。一个REF_CLK参考时钟为方波，其参考波形如下图所示。根据MIPI M-PHY规范所述，对于UFS，参考时钟并不是一直都是必须的，它是可选项。它在LS（低速率）模式 (LINE-CFG, SLEEP和PWM-BURST)时无须参考时钟也能工作;当其工作在HS（高速率）模式（STALL和 HS-BURST)时必须提供由HOST端提供参考时钟给Device.

3.3 复位

UFS的复位包括上电复位Power-on Reset和硬件复位Hardware Reset，还有3种软件复位，即EndPoint reset、LNU reset和Host UniPro Warm Reset 等.其复位状态表汇总如下表所示。

上表告诉我们，复位均由UFS HOST主机发起。 当VCCQ, VCCQ2和 VCC的供电被切断并再次供上时，会产生上电复位。一个UFS设备必须具备有上电复位电路POR来应对电源切换产生的复位。而硬件复位由UFS HOST产生，通过相应的接口将强行把UFS DEVICE拉进复位状态。UFS的复位是低电平有效。

下图为复位时序要求，表中有相应的复位时序的参数要求。

3.4 上电与掉电

针对UFS接口的上电和掉电时序要求如下。

During power up, VCC and VCCQ2 should be applied as described in the following.

u Ta is the point where VCCQ or VCCQ2 power supply first reaches 300 mV.

u After Ta is reached, VCCQ2 should be greater than VCCQ - 200 mV.

u VCC can be ramped up independently from VCCQ value or VCCQ2 value.

u While powering on the device,

n RST_n signal should be kept low

n REF_CLK signal should be between VSS and VCCQ.

Figure 7-6 shows three power up ramp examples: case A and case B meet the requirement, while case C violates it in the time interval from Ta to Tb (VCCQ2 is lower VCCQ - 200 mV).

During power off, VCC and VCCQ2 should be removed as described as follows:

u Tx is the point where VCCQ or VCCQ2 power supply decreases under its minimum operating 645 condition value specified (see Table 6-3).

u Tz is the point where VCCQ and VCCQ2 power supplies are below 300 mV.

u VCCQ2 should be greater than VCCQ - 200 mV between Tx and Tz.

u VCC can be ramped down independently from VCCQ value or VCCQ2 value.

u While powering off the device, RST_n signal and REF_CLK signal should be between VSS and VCCQ.

Figure 7-7 shows three power down ramp examples: case A and case B meet the requirement, while case C violates it in the time interval from Tb to Tz.

四、测试与验证

UFS接口的物理层使用MIPI M-PHY，其状态机使用Type I state machine.UFS在LS模式时，使用PWM信令机制，且执行LLC目录为 MISC, PWM-MODE和HS-MODE，而且我们知道UFS HS必须支持HS-Gear 1和Gear 2，可选Gear 3,而PWM时，则必须支持PWM-G1~G4，可选PWM-G5~G7，其中PWM-G1为上电后默认的一种。因此，测试与验证主要参考MIPI M-PHY接口的要求进行。

我们知道，一般高速串行接口都有物理层一致性测试需求，要求测试眼图和兼容性。

Maximum transmitter swing amplitude

SA: 250mV (peak)

LA: 500mV (peak)

Data rate per lane (HS)

HS-G1: 1.25, 1.45 Gb/s

HS-G2: 2.5, 2.9 Gb/s

HS-G3: 5.0, 5.8 Gb/s

(Line rates are 8b10b encoded)

Data rate per lane (LS)

10kbps – 600 Mbps

–M-PHY probing options:

1.Solder down on 100-ohm differential load

2.Direct connection into scope

3.SMA probe head

–Notes: Direct DC connection is recommended if it doesn’t impact transmitter performance by comparing results between DC (without cap) and AC (with cap) connections. If performance decreases, use SMA probe head.

M-PHY CTS v3.0r14 要求的高速信号的测试项目

•No de-emphasis in G1 and G2. G3 requires de-emphasis.

•Nominal 3.5dB de-emphasis for LA and SA swing

•Nominal 6dB de-emphasis for LA swing

•G4 requires CTLE and one-tap DFE at receiver.

•Different BER 1E-10 eye mask definition for G1, G2 and G3.

G4 leverages G3 reference channels and also to include reference package model.

•TJ, DJ, STTJ and STDJ are normative with continuous signal. DJ and STDJ are informative with burst using TIEppmethod.

M-PHY接收端测试的连接产生压力信号并根据CTS要求进行校准

LPDDR5、UFS 30：下一代存储技术简析

IT之家7月2日消息如今的存储技术不像显示器那样更迭的十分快，但是这些存储技术对于智能手机的流畅体验至关重要，在这里我们将内存和外存统称为存储技术，这里的存储技术是推动高质量图像和视频以及超高清游戏和机器学习的关键。现阶段内存的带宽和容量比以往任何时候都重要。

幸运的是，新的存储技术已经出现了。这里新的存储技术包括LPDDR5 RAM、UFS 3.0以及SD Express存储卡。这些新的技术标准比他们的前一代更加迅速，接下来我们将逐一简述这三个全新的存储技术。

LPDDR5

RAM作为计算机的重要组成部分在智能手机中也同等重要，现阶段智能手机对于内存的带宽要求非常高，因为手机中的CPU、GPU以及AI引擎都在使用同一个内存共享池，通常来讲，现阶段限制游戏以及高分辨率视频渲染的往往是内存和存储速度。

相对于LPDDR4，全新的LPDDR5大幅度的提高的读写速度。LPDDR5的读写速度预计将达到6400Mbps，这是LPDDR4的两倍，虽然后来重新修订的LPDDR4和4X的速度能达到4266Mbps，但是仍不及LPDDR5。

根据集成电路设计公司Synopsys的说法，LPDDR5引入了全新的WCK时钟的双差分时钟系统，差分时钟能提高频率，这样就无需增加引脚数量就能实现内存频率的提升。WCK时钟允许两个不同的工作点。除了WCK时钟外，LPDDR5还支持ECC功能，这样就能允许从传输错误或者存储电荷丢失中恢复数据。

除了在性能的提升外，LPDDR5在功率上有明显的下降，这也对移动设备有了更好的支持。LPDDR5还支持深度睡眠模式，在空闲状态时，LPDDR5电流可以下降40%。除了深度睡眠模式，LPDDR5还支持重复数据模式，这个模式能以低功耗进行数据的写入、读取等操作。高性能的同时有效地降低了功率。

不过，现阶段并没有厂商生产出第一款LPDDR5内存芯片，此前三星称正在推进LPDDR5商业化的进度，并有传闻称三星的LPDDR5内存芯片将在今年下半年开始生产。这样看来，我们最快能用上LPDDR5的手机还要等到明年。

UFS 3.0

随着技术的发展，现阶段高速的存储单元和高速的RAM同等重要，特别是想要读取超高分辨率的视频或者加载AR和VR高质量的资源时，高速的存储单元显得尤为重要。如今UFS正在取代eMMC，成为智能手机中存储单元的不二之选。JDEC此前已经发布了下一代存储规范UFS 3.0。相比于UFS 2.0，UFS 3.0在性能和功耗上都有许多改进。

UFS 3.0相对于UFS 2.0在速度上提高了一倍，UFS 3.0速度最高可以达到23.2Gbps。不过实际速度可能会低于理论值。根据规范，UFS 3.0兼容的设备需要支持HS-G4（11.6Gbps）和HS-G3（5.8Gbps），也就是说，理论上UFS 3.0速度远高于UFS 2.0。

UFS存储最大带宽对比

除了性能上的提升外，UFS 3.0的工作电压也发生了变化。目前，规范中规定了三种工作电压分别是1.2V，1.8V和2.5V/3.3V，关于3.3V的问题，这是因为在2.5V的基础上，额外引入VCC线，这样能更好的支持即将推出的更高密度3D NAND闪存。换言之，UFS 3.0旨在支持更大的存储空间，这些未来都将在制造的产品中体现出来。

目前，还是像LPDDR5一样，只有三星在着手生产UFS 3.0存储芯片。未来可能很快将会适配智能手机。这个技术将会成为明年的主流存储单元。

SD Express存储卡

存储卡作为智能手机发展史上一个重要的扩展产品，存储卡成为了扩展智能手机多媒体功能的重要介质，目前发展的也是非常迅速。尽管许多手机高端智能手机已经不再支持存储卡，但是存储卡还是在发展。最新推出的SD Express标准未来可能会取代microSD卡，尽管现阶段UFS存储卡也有很大的优势。不过，SD Express是现阶段速度最快的SD卡标准，并且它支持作为便携式SSD使用。

SD Express将PCI Express和NVMe接口整合到传统的SD接口中，PCI Express和NVMe接口作为在电脑上广泛应用的两种数据总线标准，在今天的SD卡上也得到了支持。

使用SD Express意味着支持PCI-E 3.0，也就是讲，数据的峰值吞吐量可以达到985MB/s，这在以前是无法想象的。这个数据比UHS-II microSD卡快三倍。同时，SD Express也支持NVMe v1.3，NVMe作为固态硬盘的行业标准接口，在SD Express上应用，意味着未来的SD卡能够像SSD一样可以安装系统或者软件，完全当做移动操作系统使用也是没有问题的。

不同类别SD卡标准的速度和容量差异

除了超快的速度外，未来microSD卡支持的最大容量可以达到128TB，这在以往完全无法想象。SD Express标准目前兼容现有的microSD卡和端口，不过速度上会因为旧接口而受到限制。不过，UHS-II和UHS-III的接口在SD Express上使用，速度会掉会UHS-I，因为UHS-II和UHS-III的针脚和SD Express不同。新卡也会有兼容性的问题。

总结

全新的三种存储技术正在将智能手机推向一个新的发展高度，这些技术每个都有可能成为明年旗舰智能手机的看点。虽然他们大多数并没有得到量产，但我们有理由相信，未来的智能手机市场又将会是新技术施展腿脚的高地。

本文翻译自AndroidAuthority，图片均来自该网站。

UFS接口学习笔记

LPDDR5、UFS 30：下一代存储技术简析

关于我们

产品中心

服务与支持