三星的3D V NAND的堆叠层数由32层提高到48层

Techinsights讨论三星的32层与48层3D V-NAND在结构上的不同

三星己经开始量产它的48层3DVNAND芯片（48层单元栅在一个NAND中串接在一起，称作第三代）应用在SSD中，如SSDT3（mSATA及850EVOV2），NVMeSSD（PM971-NVMe）以及企业级SSD（PM1633a）

在三星最新的48层器件中是采用16个NAND管芯堆叠一起,然后用引线键合技术连结。三星的48层V-NAND器件中集成了512GB存储单元，表示每个NAND芯片是32GB(256GB)。三星的32层(第二代)V-NAND芯片包括10.67GB(85.33GB)。它的第二代与第三代V-NAND有什么不同，不会仅是32层与48层数之间的差异。

TechInsights从单元结构，材料，布局及封装全面进行分析与比较，下面是其中的亮点;

存储器密度及芯片尺寸

图1表示16个48层V-NAND芯片与两个F-Chips封装在一个MCP(multichip package)中,32层V-NAND芯片面积是84.33平方毫米，而48层芯片为99.8平方毫米,如图2所示,表示它的长度更长,面积增加了17.3%。以单位面积的存储器密度计增加到每平方毫米2.57Gb。相比先进制程的2D NAND器件如东芝的15纳米是TLC NAND是1，28Gb/mm平方.

在管芯布局方面的关键不同如下;1),平面NAND存储器阵列的面积,2),位线开关和页缓冲区的面积,3),逻辑及外围电路的面积,及4),增加F芯片。每个管芯有两个区。NAND存储器阵列的面积由48.9平方毫米增加到68.7平方毫米，表示增大40.3%。位线开关电路面积与32层一样，页缓冲区的面积减少20%。逻辑及外围电路面积减少34.8%，换句话说三星大大缩小页缓冲电路与外围电路的面积，可以进一步增加存储器密度及提高管芯的效率。在MCP结构中16芯片堆叠，每个芯片的厚度己由132微米缩减至36微米。

Figure 1. Samsung 48L V-NAND device stacked withsixteen vertically stacked NAND dice and two F-Chips, teardown image(Source: TechInsights)

Figure 2. Comparison die photograph with 32L and 48LV-NAND (Source: TechInsights)

采用Fchip新的结构

在去年ISSCC 2015会上三星提出在NAND闪存MCP中引入嵌入式F Chip结构。总体上SSD的硬件结构是由存储器控制器,NAND闪存及DRAM组成。

.F Chip实现点对点在存储器控制器与F Chip之间的I/O总线的拓扑联结,当在沟道的存根处遭受到不受欢迎的反射时。除此之外,F Chip减少在F Chip到NAND接口的电容负载,通过执行和平均分配在F Chip与NAND之间的两个内部I/O总线。它支持由I/O讯号由存储器，控制器到NAND器件的时间再分配模式。

由于在带异步接口的NAND器件中固有的时序抖动,F Chip同样可减少时间容限。一个F Chip连接8个V NAND芯片,表示在一个16个芯片堆叠结构中嵌入两个F Chip。图3表示在MCP中去除F Chip后的结构图。F Chip包括电路模块,如ROM,DCgenerator,CMD编码器,数据通路,TX/RX及引线键合区。F Chip芯片面积为0.057平方毫米。

Figure 3. F-Chip die removed from Samsung 48L 3DV-NAND MCP (Source: TechInsights)

存储器单元阵列结构与架构

与第二代32层VNAND比较，显然第三代48层VNAND单元结构有更多数量的单元栅，意味着工艺集成具有更大挑战及可控性。硅沟道孔及CSL（common source line）的沟漕付蚀工艺的深宽比分别为约33及26，相比32层V NAND更高。CTF(charge trap flash memory)或者CTL(charge trap layer)通常采用铝基的高k介质阻挡层。

选择晶体管包括SSL( string select line)及GSL(ground select line),dummy gates及bitline strap的设计与上一代一样,但是SEG(silicon epitaxial growth)硅外延的高度减小。32层V NAND器件有三层金属层,而48层V NAND有四层金属层。一个附加的新的金属层(通常称M0)加在CSL/MC层上,可能是为了提高单元设计的效率。

1y nm 2D和48层3D V NAND的成本比较

1y nm 2D平面型NAND,如16nm或15nm MLC/TLC NAND器件，它的存储器单元阵列及外围电路包括well/active/isolation(SA-STI,自对准STI)形或;cell FG/CG及周围栅的形成以及接触与互联(金属和贯孔)形成。显然在2D 平面型 NAND器件制造工艺中需要采用DPT(两次图形曝光),或者QPT(皿次图形曝光),甚至空气栅工艺来作存储器单元阵列中的active,字线及位线的图形。因此在1y nm NAND制造中通常要40-45张掩膜。

另一方面,在32层3D V NAND器件中,采用垂直硅通孔技术( CHT),及20nm的位线 half pitch(用DPT两次图形曝光)需要使用超过50张掩膜,由于反复修整在存储器阵列的边缘要与每个钨接触孔连接的如楼梯状的栅线的图形。而在48层3D V NAND中需要56张掩膜。

尽管48层与32层在存储器结构/材料及单元设计是一样的,但是栅堆叠层数的增加会引起光刻工艺的吞吐量,缺陷及成品率的问题。随着NAND制造商都热切量产48层,64层,96层,甚至128层时提高成品率成为首要任务，以及期望位成本继续呈陡坡的下降。

未来NAND闪存的技术

与3D NAND一样,2D器件的竞争发展也在进行之中。显然2D NAND的尺寸继续缩小可能己达极限,因此主要的NAND供应商如三星，东芝，新帝,美光,英特尔后SK海力士都在攻克3D NAND,通过园柱形沟道把NAND垂直的串在一起。当单元栅堆叠的层数越来越多时,相比2D NAND有望可提供更高的密度，高功能，更高可靠性及更低功耗。时至今日三星的32层及48层3D V NAND及Micron/Intel的32层 3D NAND开始量产供应市场。

东芝,新帝和SK海力士，它们的3D NAND还未量产，比预期的拖长时间。三星领先的32层及48法3D V NAND是基于电荷俘获型闪存(CTF)架构,或者称电荷俘获层(charge trap layer,CTL),采用高k阻挡层及金属栅。CTL是一层非导电层，如氮化硅层，可作为一层绝缘层,它与其它的存储器单元一样,设计用来减少单元与单元的干扰，降低误操作及增加可靠性。

由于3D NAND单元架构对于单元与单元之间的干扰不敏感,因此写入数据速率可大幅提高,功能更佳。编程的步数大幅减少及功耗低。目前48层的3D NAND,相比32层己经非常接近于2D NAND的每位价格曲线。业界正期望未来的64层 3D NAND从价格方面能比过2D NAND。未来3D NAND将继续向64层,96层及128层发展,分析它们的困难在于多晶硅沟道的迁移率,深宽比付蚀，以及缺陷与成品率控制等。

回答开初的问题三星的48层3D V NAND是否仅是垂直的堆叠层数增多？显然不是。除了垂直堆叠层数增加之外,为了提高单元的功能与效率采用多层金属层，新增嵌入式F Chip,并封装在一体，以及减少逻辑与外围电路面积近30%,以及增加芯片效率。是一次十分肯定的3D V NAND集成的进步。

未来10年内3D NAND堆叠层数将达1000层！SSD将被彻底革命！

5月15日，在上海举办的GSA MEMERY＋论坛上，三星表示，未来5年内，3D NAND堆叠层数将达到500层，10年内将可达到1000层。

随着5G及物联网技术的发展，数据正呈现出爆炸式的增长，由此对于存储的需求也是越来越大。各大存储厂商也是在不断的研发更大容量的3D NAND。

目前全球主要的3D NAND Flash 大厂，包括三星、SK 海力士、东芝、美光等，都已经量产了64层堆叠的3D NAND Flash，不少已经开始更高的72层、96层甚至128层堆叠的3D NAND Flash上取得了进展。

自去年以来，三星除了扩大64层3D NAND生产比重，还在2018年抢先量产了着采用96层堆叠的三星第五代V-NAND闪存芯片，并于三星韩国华城、平泽厂大规模量产。大幅领先竞争对手。与此同时，三星128层3D NAND研发也在加速。

而为了进一步巩固其领先的优势，三星正在加速提高3D NAND的产能，并加码更高容量的3D NAND的研发。据韩国产业链的消息人士透露，三星去年投资在NAND Flash闪存上的资本支出预计是64亿美元，2019年更是会提高到90亿美元。而这些投入首先是用于提高3D闪存的产能，包括位于平泽市和中国西安市的工厂，其次便是更先进的3D NAND技术的研发。

在目前摩尔定律即将发展到极限的情况下，3D堆叠技术成为了NAND Flash在保持成本有限增长的情况下大幅提升存储容量的关键。那么随着3D堆叠的层数越高，技术难度也将会越高，未来是否会遇到大的瓶颈？

对此，三星在GSA MEMERY＋论坛上表示乐观。三星透露将有望在今年量产128层3D NAND，并且预测在未来5年内，3D NAND堆叠层数将达到500层，10年内将可达到1000层。

1000层堆叠的3D NAND是什么概念？目前东芝、西数及三星的64层堆叠的3D NAND最高已经可以做到512Gbit核心容量（64GB）。另据业内专家告诉芯智讯，128层堆叠的3D NAND，最高可以做到2Tbits的核心容量，也就是256GB容量。如果堆叠层数突破1000层，则意味着单die的核心容量甚至有可能达到2TB。这确实有点吓人！

要知道目前SSD硬盘上通常是由4颗NAND芯片组成的，而一旦500层甚至1000层堆叠的3D NAND的推出，则意味着SSD将会被彻底革命。

编辑：芯智讯-浪客剑

相关问答

14nm。长江存储的3DNAND闪存芯片工艺制程已经迈向14nm级别。闪存颗粒并不像手机芯片那样,对纳米工艺要求那么高。3Dflash的堆叠层数和存储密度更为重要,相...

...技嘉256gnvme很不错。技嘉256gnvme采用了dramless设计,在进一步缩小产品体积的同时,利用优化过的HMB技术,保持了绝佳性能,根据测试,该硬盘最大连续读取速...

981A为新款96层堆叠3DNAND颗粒。有着相对更高的随机I/O性能。pm981a主要是通过将64层TLC颗粒升级为9x层TLC,增加层数来提升整体性能。与pm981相比,pm981a将...

长江存储是中国领先的存储芯片制造企业,其产品包括NAND闪存芯片和SSD固态硬盘。根据目前的技术和市场需求,长江存储的产品最高可以达到多层堆叠。具体来说,目...

固态硬盘由以下三种组成。01主控芯片主控芯片顾名思义,起到主要控制的作用。它负责闪存芯片与外部数据接口的连接,以及调节各闪存芯片间的数据读写,确保...

很高兴回答你的问题,如果你只想知道是否满足NVME固态盘的升级条件,可以直接跳过知识点看最下方,那里有完整的验证方法。如果你想知道固态盘选型知识,避免在...

您说的3D颗粒应该是指“3DNAND闪存堆叠技术”,它是一种芯片封装技术,并非颗粒!接下来带大家一起了解一下“3DNAND闪存堆叠技术“。NADA闪存NAND闪存颗粒...

三星PM981a通过将64层TLC颗粒升级为9x层TLC,通过增加堆叠层数大幅度提高整体性能。以最常见的256G为例,连续读取性能提升到3500,整体增强17%;连续写入性能提...

如此一来,NAND就需要使用更为复杂的垃圾回收算法,从而更为高效地实现性能水平。然而无论算法多么精巧,处于稳定状态的驱动器在性能上仍然会因此受到影响,因为...

谢邀芯片事件自发酵至今已有不少时日。通过此次的事件给了我们一个警醒,科技强也是国强的重要组成因素,自此之后,不少企业都纷纷加入了自主造芯的大工程中。...