tlc nand原理 SLC缓存什么鬼？TLC SSD评测数据造假你造吗-资讯-上海羊羽卓进出口贸易有限公司

tlc nand原理 SLC缓存什么鬼？TLC SSD评测数据造假你造吗

发布时间 : 2024-10-06

作者 : 小编

访问数量 : 23

扫码分享至微信

SLC缓存什么鬼？TLC SSD评测数据造假你造吗

TLC的廉价真的将SSD引入了全面普及的高速公路上，谈到TLC我们更多的理解是TLC的P/E（Program/Erase Count）是否经得起长时间的数据写入，但是这又是一个无解的案例，首先随着NAND Flash工艺的提升，NAND中存储数据的Cell（基本存储单元）栅极上的氧化层化学键更难控制，导致P/E次数随着工艺的提升而缩减，TLC NAND的P/E次数约为1000。

好在随着工艺和技术（3D NAND）的进步，NAND闪存的密度和容量不断提升，而又由于SSD的读写原理为均衡磨损，这意味着TLC NAND可以依靠不断增大的容量来减少单个Cell的磨损，以提升产品的使用寿命，据此原理240GB TLC SSD的寿命要比120GB长一倍，而480GB又会比240GB长一倍，所以随着产品容量的提升，TLC SSD的产品寿命似乎得到了很好的解决，毕竟后续SSD的容量会不断提升。

SLC、MLC、TLC的数据存储原理

可是TLC SSD还有一个致命的弱点，那就是读写速率慢，但回顾各大SSD厂商给出的官方数据抑或是各大媒体的评测数据，SSD的最大持续速率基本都接近MLC产品，似乎速度也不再是TLC SSD的问题了，但事实真是这样吗？从市售TLC SSD普遍采用了SLC Cache我们就能略窥一二，下面我们将通过几个问题为大家一一解读。

TLC SSD的SLC Cache是个什么鬼？

TLC SSD为了解决NAND Flash读写较慢的问题（后续论证），就为产品配备了SLC Cache，之所以称之为SLC Cache，是因为它并不是真正意义上的SLC NAND Flash，我们知道SLC NAND Flash因为每个Cell只存储1bit数据，所以读写速率全面领先MLC和TLC，TLC SSD里面配备的SLC Cache实际上是在既有的TLC NAND Flash里面划出一部分空间，在其中的每个Cell中只写入1bit的数据，以提升SSD的读写性能。

TLC SSD会依据SSD本身的容量划分一定比例的空间用于实现SLC Cache，不同的SSD厂商算法不同，一部分SSD会选择划定专属空间来充当SLC Cache，而这部分空间只有当SSD实际使用容量超过SSD本身容量减去SLC Cache之差后，就不再承担SLC Cache缓存义务，重新变成TLC区域，这样做的好处是SLC Cache专属区域只有实际使用容量超过临界值时才会被解散，在绝大多数没有达到临界值时，SLC Cache就可以全部参与为SSD读写加速，当然这样做也有坏处的，这块SLC Cache专属区域由于要面临最多数据量的读写，这块区域的P/E将会更快耗尽（SLC也有P/E）。

于是另外一部分SSD就选择了全盘动态划分SLC Cache区域，SLC Cache的大小会随着SSD的实际使用容量而变化，这样SLC Cache的空间虽然无法得到保证，但是由于是均衡磨损，也不会对全盘NAND Flash的P/E过分消耗。

无论是专属SLC Cache还是动态全盘SLC Cache，这些SLC Cache实实在在能够利用模拟的TLC NAND空间加速SSD的读写性能。

SLC Cache是怎么对评测软件作弊的？

要解释SLC Cache如何对评测软件作弊，首先我们还是来看看SLC Cache的工作原理，上面我们已经提到了SLC Cache实际是将TLC空间模拟成SLC进行数据读写以提升SSD的性能。不过SLC Cache既然是缓存区域，容量肯定不会大，TLC SSD会依据产品的容量设置具体的SLC Cache空间大小，以图示这款测试的TLC SSD来说其SLC Cache约为3GB，而实际耗费的TLC区块约为9GB。

SLC Cache也不可能长期将数据存储在其中，这样后续SSD写入的数据就要乖乖的去写TLC NAND区域，很显然SSD厂商不会这样做，这样就失去了SLC Cache加速的作用，于是SLC Cache在数据写入完成后，就会通过算法再将SLC Cache里面的数据重新写入到TLC NAND区域中，并擦除SLC Cache（NAND存储空间必须先擦除后才能再写入数据，不支持OverWrite），而这个重新写入数据的等待时间比较短，毕竟要面对冷不丁的数据写入。

那么评测软件作弊是什么回事儿呢？几乎所有的SSD评测软件在测试SSD时需要向SSD里面写入一定量的测试文件，以AS SSD Benchamrk为例，默认写入数据量为1GB，当然用户也可以手动设置测试写入数据量大小，最大为10GB。

这就是为什么在AS SSD Benchamrk测试过程中都是先测试持续写入的性能，很显然对于SLC Cache大于1GB的TLC SSD（实际TLC SSD SLC Cache空间均大于1GB）这些测试文件就会全部写入到SLC Cache当中，测试的写入性能就相当于测试模拟的SLC空间，这也是为什么我们看到的TLC SSD写入性能和MLC甚至是SLC不相上下的原因。

AS SSD Benchamrk首先进行持续写入性能测试

测试完持续写入性能，AS SSD Benchamrk紧接着就会测试持续读取性能，这个时候由于1GB的测试文件还在SLC Cache当中，读取这1GB文件就相当于也是读取模拟SLC空间。

AS SSD Benchmark接下来的测试项目也是大同小异，只不过读写文件的规则和规格发生了变化。

到这里我们来回忆下曾经的混合机械硬盘，你会发现TLC SSD的加速原理与之相类似，不同的是混合机械硬盘采用了外挂式SLC加速空间，而TLC SSD则是在自身存储空间上模拟SLC，除去性能上的差异，两者的设计优劣一目了然。

混合机械硬盘采用SLC NAND

混合机械硬盘采用了原生SLC NAND，其P/E次数可以达到10000次，而TLC的模拟SLC Cache实际还是基于TLC NAND，其P/E次数只有1000次，差了10倍之多。而且即使混合机械硬盘的SLC NAND挂掉，只不过是去掉了加速效果，实际的HDD存储空间还是可以照常使用，但TLC的SLC Cache就不一样，因为绝大多数写入数据都要使用SLC Cache模拟写入，SLC Cache本来不大的空间以及实际TLC P/E属性很难保证其耐久度。

除了耐久度，TLC SSD的SLC Cache因为要面临频繁的数据写入，而NAND闪存的特性--必须先擦除数据后才能再写入（不支持OverWrite），就需要在数据写入到SLC Cache后迅速的将数据再重新写入到TLC空间中，然后再擦除SLC Cache空间，这样原先被写入到SLC Cache中的数据就很难起到SLC Cache快速读取的功效。一般来说TLC SSD为了让SLC Cache保持命中率状态对写入到其中的数据短暂保存时间只有数秒之多。

这样再来看，你会发现原先SLC Cache缓存空间里面的测试数据读取性能就基本是一种很理想的性能状态，当然你也可以认为这是在作弊，除了读取性能在作弊，如果用户一次要写入大量的数据，则超过SLC Cache空间大小的那部分数据实际上也是得不到加速效果的。

TLC SSD的真实速率又是怎样的呢？

知道了TLC SSD的SLC Cache作弊后，我们再来看看真实的TLC SSD读写性能到底如何？这也是各大SSD厂商纷纷为旗下TLC SSD加入SLC Cache的背后原因。

为了真实的反映TLC SSD的性能，最简单的方法就是将测试数据区块扩大，在AS SSD Benchmark测试中，我们可以选择10GB测试区块大小，这样对于TLC SSD就有很大一部分不会被存储到SLC Cache当中，无论是写入阶段还是读取阶段就是真实的TLC速率。

AS SSD Benchmark 1GB测试块测试成绩

AS SSD Benchmark 10GB测试块测试成绩

上下两图为同一块TLC SSD在AS SSD Benchmark测试中，分别为1GB和10GB测试块大小进行持续读写性能测试的成绩。可以看到无论是写入性能还是读取性能都出现了明显的下滑，特别是写入性能方面直接折半。实际上由于10GB测试块中还有SLC Cache参与其中，所以这还不是纯粹的TLC SSD持续读写性能，真实的读写性能比测试的成绩还要稍低一些。

由于SLC Cache在SSD产品写完数据短时间内并不会将其转换为TLC数据，这个时候我们选择AS SSD Bechmark 10GB块测试，当数据写入超过3GB后（依据上方绿色进度条来判断）迅速终止进行下一次测试（或者测试完后迅速开始下一次测试），这个时候SLC Cache就不会参与到数据读写加速的过程当中，这个时候测试出来的写入成绩就是TLC SSD真实的速率。而读取速率由于实际的测试数据已经写入到TLC NAND当中，不会再转换到SLC Cache中，读取的数据同样能反应真实的TLC读取性能。

测试TLC SSD的真实持续读写性能

使用此方法，测试出的某款TLC SSD持续读写性能就是这样了，读取性能差别还不大，但到了写入性能方面，速率基本差了一倍。

对比上面的HD Tune Pro稳定态写入性能成绩，发现二者惊人的一致，这再一次证明了TLC SSD的实际写入性能实际并没有传统跑分数据那么漂亮。

小结

好了TLC SSD的SLC Cache解析到此告一段落，由于TLC SSD本身较弱的读写性能，SSD厂商于是就选择通过SLC Cache来加速读写性能，这一做法无可厚非，但是首先这些SLC Cache区域来自TLC NAND本身，无形中加大了SSD的磨损，其次SLC Cache由于本身NAND的特性，不支持Overwrite，写入的数据存储时间非常短，一旦SSD进入闲置状态，这些数据就会被清除，很难起到加速的作用。

但是SSD厂商这种投机取巧的做法却很好的蒙骗了一大批的存储测试软件，使得其测出的速率比肩MLC产品，给消费者一种假象。所以看到这儿关于TLC SSD，你是否有了一个理性的认知呢？

3D NAND，可以怎么玩？

相信我们都有所体会，当我们在购买苹果手机时，不同的内存大小价格也差距很大，这个内存指得就是闪存（Flash），苹果是第一家利用闪存来存储数据的公司。闪存又包括NOR Flash和NAND Flash二种，不过NOR Flash的容量较小一般为1Mb-2Gb，而NAND Flash能提供极高的单元密度，可达到高存储密度，适用于大量数据的存储，因此也是主流的闪存技术。从2018年开始，全球大多数的智能手机都已开始使用3D NAND存储芯片，不仅是智能手机，3D NAND芯片在数据中心、云、服务器、SSD、PC等领域也非常受欢迎。

在3D NAND技术推出之前，NAND闪存均为2D平面形式。2D NAND架构的原理就像是在一个有限的平面上盖平房，平房的数量越多，容量也就越大。过往存储芯片厂商将平面NAND中的单元尺寸从120nm扩展到1xnm 节点，实现了100倍的容量。不过随着单元尺寸达到14纳米的物理极限，2D结构在扩展存储容量方面有着很大的局限性（当工艺尺寸达到一定阶段之后，闪存就很容易因为电子流失而丢失其中保存的数据）。

随着2D NAND的微缩达到极限，2007年东芝（现在的铠侠）提出了3D NAND结构的技术理念，3D NAND是行业的一个创新性方向。与减少每个节点单元尺寸的平面NAND不同，3D NAND使用更宽松的工艺，大约介于30 纳米到 50 纳米之间，它通过增加垂直层数来获得更大的存储容量。因此，我们也可以看到，目前主流的存储芯片制造商均在竞相通过增加3D NAND垂直门数，以此来提高存储密度。他们已经规划了下一代3D NAND产品，包括232层/238层，甚至更大到4xx层甚至8xx层。虽说都在盖楼，但是各家盖楼所采用的架构却有所不同。

3D闪存的概念图（图源：铠侠）

架构一：V-NAND，代表厂商：三星

2013年，三星率先推出了V-NAND闪存，其中的V代表Vertical，垂直的意思，这是一种通过垂直堆叠3D空间中的穿孔连接其单元层的解决方案。三星是世界上第一家开发和商业化3D内存解决方案的公司，也为存储器行业创造了全新的范例。

2013年，三星所开发的第一个 V-NAND闪存仅有24层，目前三星的V-NAND已经发展到第八代，它共有200多层。2022年11月7日，三星宣布已开始量产具有200层以上的第八代1 TB的3D NAND (V-NAND)，并计划根据消费者需求将其推向市场。而且三星的目标是到2030年实现1000层。V-NAND闪存不断发展，每一代新的V-NAND都带来了显着的性能提升，以及更低的功耗。

三星86 Gbit 32层第二代V-NAND的横截面

在此，值得一提的是，在V-NAND 128层以前，三星的V-NAND采用的是单层蚀刻技术，它通过圆柱形通道连接电池，能够一次堆叠超过100层，并通过10亿多个孔互连。除了其创新的结构，V-NAND还采用了电荷陷阱闪存 (CTF) 技术来消除单元间干扰。通过在电池中引入非导电的氮化硅层，CTF技术使V-NAND技术免受电荷泄漏和数据损坏的影响。凭借着这一超高纵横比 (UHAR) 孔蚀刻支持的单层技术，三星一直主导着128层的3D NAND。

但是单次刻蚀最多也就到128层，因此，在 128 层设备之外，许多竞争对手采用的都是双层方法，例如美光将两个88层的结构相互堆叠，从而形成一个176层的器件；英特尔的144L 3D QLC设计已经转向了3层堆栈：48 + 48 + 48层，这种方法更容易实施。层数越少，执行HAR蚀刻步骤就越容易。

到了第七代512Gb 176层的TLC芯片，三星开始采用COP（Cell-on-Periphery）结构，后续1Tb 238L TLC产品将是第二代COP TCAT V8 V-NAND。COP结构的存储单元阵列区域位于外围设备上方，但COP结构还是有部分外围设备仍位于单元外部，这意味着必须减少单元阵列以及单元阵列下方和旁边的外围区域，来减小芯片尺寸。

各家存储厂商3D NAND不同架构的比较

（图源：techinsights）

架构二：CuA，代表厂商：美光/英特尔

美光从第一代32层3D NAND就开始采用这种在芯片的外围逻辑上构建其3D NAND阵列的方法，美光将之称为是CuA（CMOS-under-array）。该架构为容量增长、密度、性能和成本改进提供了一种扩展方法。将NAND的位单元阵列堆叠成更多层，每平方毫米硅片提供更多bit，从而实现更高的密度和更低的每bit成本。

2022年7月下旬，美光宣布了其232层3D NAND，据美光称，此232层的3D NAND实现每平方毫米最高的TLC密度(14.6 Gb/mm2)。面密度比同类TLC产品高35%到100%。据美光的信息，该3D NAND设备分成六个平面（当今市场上的许多NAND设备只有两个平面，也有的前沿设计采用四个平面分区来通道命令和数据流），以实现更高的并行度，从而提高性能。在每个芯片的基础上，增加的并行性通过支持可以同时向 NAND 设备发出更多的读写命令，提高了顺序和随机访问的读写性能。就像高速公路一样，车道越多，拥堵越少，通过给定区域的交通流量就越大。目前美光的232 层 NAND已出货。

232层，2 stack CuA NAND

（图源：美光）

英特尔和美光此前研发了FG CuA 3D NAND，在此科普一下，NAND闪存的存储单元技术大致分为浮栅（FG）技术和电荷陷阱（CT）技术。FG技术存储单元有一个栅极（浮动栅极），它在单元晶体管的控制栅极和沟道之间电浮动，通过向浮动栅极注入电荷（改变单元晶体管的阈值）来写入数据。

此前的2D NAND闪存所使用主流技术正是FG技术，不过随着NAND闪存技术从2D走向3D，除了英特尔-美光联盟外，各大厂商都放弃了FG技术，转而采用CT技术，如上文中提到的三星。采用CT技术的主要原因是CT技术在制造通孔存储器时比FG技术简单。而FG 技术因其卓越的数据保留特性、高温特性和优于CT技术的可控性而受到高度评价。

英特尔-美光联盟开发的3D NAND闪存技术共有三代，第一代是结合了32层内存通孔和TLC（3bit/cell）型多级内存的硅die，内存容量为384Gbit。第二代全面引入了CuA技术,将层数增加一倍至64 层（2个32 层堆叠）的硅芯片，并与 TLC 和 QLC（4 bit/cell）多级存储器技术相结合实现了商业化。第三代达到96层（2个48 层堆叠），存储容量与二代持平，硅面积减少至76%左右。

Intel-Micron联盟的3D NAND闪存技术

（图源：pc.watch）

Intel 第四代的144层转向自研，该NAND string首次在source和bitline之间由三层（upper deck，middle deck，lower deck和48L）组成，并为TLC和QLC设备保留了FG CuA结构。每个deck都可以分配给 QLC 或 SLC 块的任意组合，以充分受益于英特尔在存储系统中的新的block-by-deck概念。

不过英特尔已经退出了3D NAND市场，以90亿美元的价格将该业务出售给了SK海力士。

架构三：BiCS，代表厂商：铠侠/WD/SK海力士

铠侠（Kioxia）和西部数据（WD）正在联合开发名为 BiCS Flash的3D NAND。铠侠的前身是东芝，如开头所述，东芝是世界上第一个发明闪存（1987年）并且提出3D NAND技术的公司。早在Kioxia还是东芝的时候，就与SanDisk建立了闪存合作伙伴关系，后来西部数据收购了SanDisk，东芝成为了Kioxia，两家便成立了合资企业Flash Ventures（FV），成为合作伙伴。FV由WD / Kioxia各拥有50/50的份额，晶圆产能也被分成50/50的份额。

KIOXIA于2007年在学术会议上提出了BiCS FLASH™“批处理技术”的概念。据铠侠对BiCS FLASH™“批处理技术”的解释是：在BiCS FLASH™中，有一个板状电极作为控制栅(下图中的绿色板)和绝缘体交替堆叠，然后垂直于表面同时打开(冲孔)大量的孔。接下来，在板状电极中打开的孔的内部部分填充(堵塞)电荷存储膜(粉红色部分)和柱状电极(灰色部分为柱状结构)。在此条件下，板状电极与柱状电极的交点为一个存储单元。在BiCS FLASH™存储单元中，电子在穿过柱中心的电极（灰色结构）和电荷存储膜（粉红色）之间交换。这样，存储单元不是一层一层地堆叠起来，而是先堆叠板状电极，然后在它们之间开一个孔，连接电极，这样就形成了所有层的存储单元一次性降低制造成本。

BiCs的基本流程

（图源：铠侠）

2015年铠侠&西部数据推出了48层BiCS 3D NAND ，2017年为64层，2018年为96层，2020年达到112层。2021年，铠侠和西部数据宣布了他们的第六代 BiCS 3D NAND 技术，该技术有162层，这也是采用CuA概念的第一款产品。西部数据透露的路线图中显示，下一代“BiCS+”将在2023 年底推出，层数应增加到200多个。

西部数据的NAND发展路线图

（图源：西部数据）

作为全球最主要的NAND闪存公司之一，SK海力士是最后一家开发3D NAND闪存技术的公司。据Tech insights的分析，从2015年到2019年，SK Hynix陆续开发了四种类型的存储单元阵列：2015年至2016年开发的首个存储单元阵列采用类似于Kioxia开发的称为“ SP-BiCS”的单元阵列“ P-BiCS”的结构，似乎是32层；2017年其又开发了存储单元阵列的改进版本—“ DP-BiCS Gen1”，估计为48层；2018年，SK海力士开发了一种名为“ DP-BiCS Gen2”的存储单元阵列，该阵列具有将存储堆栈分为两个“层”（也称为“甲板”）的结构，估计为72层。

SK海力士的3D NAND架构发展

（图源：Tech insights）

架构四：4D PUC，代表厂商：SK海力士

2018年11月，从第四代96层3D NAND开始，SK海力士推出了新的命名法——4D PUC（Periphery Under Cell），PUC是一种将外围电路重新定位到电池底部的技术，如下图所示。尽管有这个名字，该公司并没有在四维空间中创建产品，“4”这个数字所代表的其实是一种先进性（而不是指进入第四维度）。它是3D架构变体的商品名，首批所谓的4D NAND设备提升了CTF（电荷撷取闪存）NAND阵列下的外围电路，从而在芯片上节省更多空间，并进一步降低生产成本。按照SK海力士的说法，与3D相比，4D 产品单位单元面积更小，生产效率更高。

SK海力士对4D NAND的解释

（图源：SK海力士）

98层之后，SK海力士陆续开发出128层、176层3D NAND。2022年8月，SK海力士宣布已开发出世界最高238层4D NAND闪存，也是尺寸最小的NAND，预计2023年上半年开始量产。SK 海力士目前的4D NAND技术现已被公认为行业标准。

PUC架构使得4D NAND允许在固定区域内实现高密度，减小了芯片尺寸，但缺点是堆叠技术可能在未来达到极限。SK海力士计划以多站点电池（MSC）为核心来克服这一障碍，通过微制造将现有电池分成两个较小的电池来存储数据，减少电池堆叠的数量，同时水平扩展电池密度，这也是SK海力士 4D 2.0的技术概念的核心要素之一。

架构五：Xtacking，代表厂商：长江存储

3D闪存中除了存储阵列之外这些外围电路会占据相当大的芯片面积，可以看出，上述这些存储厂商所采用的架构大多是是将外围电路放到存储单元下方。而长江存储所采取的是与其他公司完全不同的方法——Xtacking。

Xtacking技术是把存储阵列和外围电路分开来做，分别在两个独立晶圆上加工，虽然NAND闪存不适合用更先进的制程来加工，但是外围的电路却可以。两部分选用合适的工艺节点完成后，完成的内存阵列晶圆通过数十亿个垂直互连通道(VIAs)连接到外围晶圆。如下图所示，将外围电路位于内存之上，然后通过铜混合键合技术堆叠并连接它们，可实现更高的位密度。但是这种粘合技术仍然很昂贵。

图源：长江存储

总结

迄今为止，主流的3D NAND架构大抵有以上这五种：V-NAND、BiCS、CuA（COP）、4D PUC和Xtacking。然而就像盖高楼大厦一样，简单的堆层数不是最终目的，高楼不仅要高，还要保证可以通过安全高效的电梯轻松抵达，即每个存储芯片内部的V-NAND能否以更快、更高效、更省电的方式继续上升？这就非常考验各家的本领。随着NAND技术的进步，局限性也将浮出水面。

SLC缓存什么鬼？TLC SSD评测数据造假你造吗

3D NAND，可以怎么玩？

关于我们

产品中心

服务与支持