nand 数据分区 3D NAND，可以怎么玩？-报价-上海羊羽卓进出口贸易有限公司

nand 数据分区 3D NAND，可以怎么玩？

发布时间 : 2025-02-24

作者 : 小编

访问数量 : 23

扫码分享至微信

3D NAND，可以怎么玩？

相信我们都有所体会，当我们在购买苹果手机时，不同的内存大小价格也差距很大，这个内存指得就是闪存（Flash），苹果是第一家利用闪存来存储数据的公司。闪存又包括NOR Flash和NAND Flash二种，不过NOR Flash的容量较小一般为1Mb-2Gb，而NAND Flash能提供极高的单元密度，可达到高存储密度，适用于大量数据的存储，因此也是主流的闪存技术。从2018年开始，全球大多数的智能手机都已开始使用3D NAND存储芯片，不仅是智能手机，3D NAND芯片在数据中心、云、服务器、SSD、PC等领域也非常受欢迎。

在3D NAND技术推出之前，NAND闪存均为2D平面形式。2D NAND架构的原理就像是在一个有限的平面上盖平房，平房的数量越多，容量也就越大。过往存储芯片厂商将平面NAND中的单元尺寸从120nm扩展到1xnm 节点，实现了100倍的容量。不过随着单元尺寸达到14纳米的物理极限，2D结构在扩展存储容量方面有着很大的局限性（当工艺尺寸达到一定阶段之后，闪存就很容易因为电子流失而丢失其中保存的数据）。

随着2D NAND的微缩达到极限，2007年东芝（现在的铠侠）提出了3D NAND结构的技术理念，3D NAND是行业的一个创新性方向。与减少每个节点单元尺寸的平面NAND不同，3D NAND使用更宽松的工艺，大约介于30 纳米到 50 纳米之间，它通过增加垂直层数来获得更大的存储容量。因此，我们也可以看到，目前主流的存储芯片制造商均在竞相通过增加3D NAND垂直门数，以此来提高存储密度。他们已经规划了下一代3D NAND产品，包括232层/238层，甚至更大到4xx层甚至8xx层。虽说都在盖楼，但是各家盖楼所采用的架构却有所不同。

3D闪存的概念图（图源：铠侠）

架构一：V-NAND，代表厂商：三星

2013年，三星率先推出了V-NAND闪存，其中的V代表Vertical，垂直的意思，这是一种通过垂直堆叠3D空间中的穿孔连接其单元层的解决方案。三星是世界上第一家开发和商业化3D内存解决方案的公司，也为存储器行业创造了全新的范例。

2013年，三星所开发的第一个 V-NAND闪存仅有24层，目前三星的V-NAND已经发展到第八代，它共有200多层。2022年11月7日，三星宣布已开始量产具有200层以上的第八代1 TB的3D NAND (V-NAND)，并计划根据消费者需求将其推向市场。而且三星的目标是到2030年实现1000层。V-NAND闪存不断发展，每一代新的V-NAND都带来了显着的性能提升，以及更低的功耗。

三星86 Gbit 32层第二代V-NAND的横截面

在此，值得一提的是，在V-NAND 128层以前，三星的V-NAND采用的是单层蚀刻技术，它通过圆柱形通道连接电池，能够一次堆叠超过100层，并通过10亿多个孔互连。除了其创新的结构，V-NAND还采用了电荷陷阱闪存 (CTF) 技术来消除单元间干扰。通过在电池中引入非导电的氮化硅层，CTF技术使V-NAND技术免受电荷泄漏和数据损坏的影响。凭借着这一超高纵横比 (UHAR) 孔蚀刻支持的单层技术，三星一直主导着128层的3D NAND。

但是单次刻蚀最多也就到128层，因此，在 128 层设备之外，许多竞争对手采用的都是双层方法，例如美光将两个88层的结构相互堆叠，从而形成一个176层的器件；英特尔的144L 3D QLC设计已经转向了3层堆栈：48 + 48 + 48层，这种方法更容易实施。层数越少，执行HAR蚀刻步骤就越容易。

到了第七代512Gb 176层的TLC芯片，三星开始采用COP（Cell-on-Periphery）结构，后续1Tb 238L TLC产品将是第二代COP TCAT V8 V-NAND。COP结构的存储单元阵列区域位于外围设备上方，但COP结构还是有部分外围设备仍位于单元外部，这意味着必须减少单元阵列以及单元阵列下方和旁边的外围区域，来减小芯片尺寸。

各家存储厂商3D NAND不同架构的比较

（图源：techinsights）

架构二：CuA，代表厂商：美光/英特尔

美光从第一代32层3D NAND就开始采用这种在芯片的外围逻辑上构建其3D NAND阵列的方法，美光将之称为是CuA（CMOS-under-array）。该架构为容量增长、密度、性能和成本改进提供了一种扩展方法。将NAND的位单元阵列堆叠成更多层，每平方毫米硅片提供更多bit，从而实现更高的密度和更低的每bit成本。

2022年7月下旬，美光宣布了其232层3D NAND，据美光称，此232层的3D NAND实现每平方毫米最高的TLC密度(14.6 Gb/mm2)。面密度比同类TLC产品高35%到100%。据美光的信息，该3D NAND设备分成六个平面（当今市场上的许多NAND设备只有两个平面，也有的前沿设计采用四个平面分区来通道命令和数据流），以实现更高的并行度，从而提高性能。在每个芯片的基础上，增加的并行性通过支持可以同时向 NAND 设备发出更多的读写命令，提高了顺序和随机访问的读写性能。就像高速公路一样，车道越多，拥堵越少，通过给定区域的交通流量就越大。目前美光的232 层 NAND已出货。

232层，2 stack CuA NAND

（图源：美光）

英特尔和美光此前研发了FG CuA 3D NAND，在此科普一下，NAND闪存的存储单元技术大致分为浮栅（FG）技术和电荷陷阱（CT）技术。FG技术存储单元有一个栅极（浮动栅极），它在单元晶体管的控制栅极和沟道之间电浮动，通过向浮动栅极注入电荷（改变单元晶体管的阈值）来写入数据。

此前的2D NAND闪存所使用主流技术正是FG技术，不过随着NAND闪存技术从2D走向3D，除了英特尔-美光联盟外，各大厂商都放弃了FG技术，转而采用CT技术，如上文中提到的三星。采用CT技术的主要原因是CT技术在制造通孔存储器时比FG技术简单。而FG 技术因其卓越的数据保留特性、高温特性和优于CT技术的可控性而受到高度评价。

英特尔-美光联盟开发的3D NAND闪存技术共有三代，第一代是结合了32层内存通孔和TLC（3bit/cell）型多级内存的硅die，内存容量为384Gbit。第二代全面引入了CuA技术,将层数增加一倍至64 层（2个32 层堆叠）的硅芯片，并与 TLC 和 QLC（4 bit/cell）多级存储器技术相结合实现了商业化。第三代达到96层（2个48 层堆叠），存储容量与二代持平，硅面积减少至76%左右。

Intel-Micron联盟的3D NAND闪存技术

（图源：pc.watch）

Intel 第四代的144层转向自研，该NAND string首次在source和bitline之间由三层（upper deck，middle deck，lower deck和48L）组成，并为TLC和QLC设备保留了FG CuA结构。每个deck都可以分配给 QLC 或 SLC 块的任意组合，以充分受益于英特尔在存储系统中的新的block-by-deck概念。

不过英特尔已经退出了3D NAND市场，以90亿美元的价格将该业务出售给了SK海力士。

架构三：BiCS，代表厂商：铠侠/WD/SK海力士

铠侠（Kioxia）和西部数据（WD）正在联合开发名为 BiCS Flash的3D NAND。铠侠的前身是东芝，如开头所述，东芝是世界上第一个发明闪存（1987年）并且提出3D NAND技术的公司。早在Kioxia还是东芝的时候，就与SanDisk建立了闪存合作伙伴关系，后来西部数据收购了SanDisk，东芝成为了Kioxia，两家便成立了合资企业Flash Ventures（FV），成为合作伙伴。FV由WD / Kioxia各拥有50/50的份额，晶圆产能也被分成50/50的份额。

KIOXIA于2007年在学术会议上提出了BiCS FLASH™“批处理技术”的概念。据铠侠对BiCS FLASH™“批处理技术”的解释是：在BiCS FLASH™中，有一个板状电极作为控制栅(下图中的绿色板)和绝缘体交替堆叠，然后垂直于表面同时打开(冲孔)大量的孔。接下来，在板状电极中打开的孔的内部部分填充(堵塞)电荷存储膜(粉红色部分)和柱状电极(灰色部分为柱状结构)。在此条件下，板状电极与柱状电极的交点为一个存储单元。在BiCS FLASH™存储单元中，电子在穿过柱中心的电极（灰色结构）和电荷存储膜（粉红色）之间交换。这样，存储单元不是一层一层地堆叠起来，而是先堆叠板状电极，然后在它们之间开一个孔，连接电极，这样就形成了所有层的存储单元一次性降低制造成本。

BiCs的基本流程

（图源：铠侠）

2015年铠侠&西部数据推出了48层BiCS 3D NAND ，2017年为64层，2018年为96层，2020年达到112层。2021年，铠侠和西部数据宣布了他们的第六代 BiCS 3D NAND 技术，该技术有162层，这也是采用CuA概念的第一款产品。西部数据透露的路线图中显示，下一代“BiCS+”将在2023 年底推出，层数应增加到200多个。

西部数据的NAND发展路线图

（图源：西部数据）

作为全球最主要的NAND闪存公司之一，SK海力士是最后一家开发3D NAND闪存技术的公司。据Tech insights的分析，从2015年到2019年，SK Hynix陆续开发了四种类型的存储单元阵列：2015年至2016年开发的首个存储单元阵列采用类似于Kioxia开发的称为“ SP-BiCS”的单元阵列“ P-BiCS”的结构，似乎是32层；2017年其又开发了存储单元阵列的改进版本—“ DP-BiCS Gen1”，估计为48层；2018年，SK海力士开发了一种名为“ DP-BiCS Gen2”的存储单元阵列，该阵列具有将存储堆栈分为两个“层”（也称为“甲板”）的结构，估计为72层。

SK海力士的3D NAND架构发展

（图源：Tech insights）

架构四：4D PUC，代表厂商：SK海力士

2018年11月，从第四代96层3D NAND开始，SK海力士推出了新的命名法——4D PUC（Periphery Under Cell），PUC是一种将外围电路重新定位到电池底部的技术，如下图所示。尽管有这个名字，该公司并没有在四维空间中创建产品，“4”这个数字所代表的其实是一种先进性（而不是指进入第四维度）。它是3D架构变体的商品名，首批所谓的4D NAND设备提升了CTF（电荷撷取闪存）NAND阵列下的外围电路，从而在芯片上节省更多空间，并进一步降低生产成本。按照SK海力士的说法，与3D相比，4D 产品单位单元面积更小，生产效率更高。

SK海力士对4D NAND的解释

（图源：SK海力士）

98层之后，SK海力士陆续开发出128层、176层3D NAND。2022年8月，SK海力士宣布已开发出世界最高238层4D NAND闪存，也是尺寸最小的NAND，预计2023年上半年开始量产。SK 海力士目前的4D NAND技术现已被公认为行业标准。

PUC架构使得4D NAND允许在固定区域内实现高密度，减小了芯片尺寸，但缺点是堆叠技术可能在未来达到极限。SK海力士计划以多站点电池（MSC）为核心来克服这一障碍，通过微制造将现有电池分成两个较小的电池来存储数据，减少电池堆叠的数量，同时水平扩展电池密度，这也是SK海力士 4D 2.0的技术概念的核心要素之一。

架构五：Xtacking，代表厂商：长江存储

3D闪存中除了存储阵列之外这些外围电路会占据相当大的芯片面积，可以看出，上述这些存储厂商所采用的架构大多是是将外围电路放到存储单元下方。而长江存储所采取的是与其他公司完全不同的方法——Xtacking。

Xtacking技术是把存储阵列和外围电路分开来做，分别在两个独立晶圆上加工，虽然NAND闪存不适合用更先进的制程来加工，但是外围的电路却可以。两部分选用合适的工艺节点完成后，完成的内存阵列晶圆通过数十亿个垂直互连通道(VIAs)连接到外围晶圆。如下图所示，将外围电路位于内存之上，然后通过铜混合键合技术堆叠并连接它们，可实现更高的位密度。但是这种粘合技术仍然很昂贵。

图源：长江存储

总结

迄今为止，主流的3D NAND架构大抵有以上这五种：V-NAND、BiCS、CuA（COP）、4D PUC和Xtacking。然而就像盖高楼大厦一样，简单的堆层数不是最终目的，高楼不仅要高，还要保证可以通过安全高效的电梯轻松抵达，即每个存储芯片内部的V-NAND能否以更快、更高效、更省电的方式继续上升？这就非常考验各家的本领。随着NAND技术的进步，局限性也将浮出水面。

西部数据“分区存储“技术席卷而来

12月3日，由百易传媒（DOIT）主办的2019中国数据与存储峰会（DATA & STORAGE SUMMIT，DSS）在京召开幕，与众专家对新一代关键存储技术趋势及数据创新应用进行了热议，数据智能成为关注的焦点。

未来几年，我们将迈入一个新的数据时代，其中处理数据是一个非常关键的因素，涉及到ZB级数据存储和处理，会有三个重要的趋势：一个是在多云、云应用之间，保持数据的流动；第二个趋势是根据数据的热度，或者说数据生命周期，采用不同的存储介质进行数据分层和保护；第三就是借助人工智能技术，智能化管理数据。

总之海量数据存储和处理已经成为用户面临的主要挑战。

西部数据多年来处于行业的领导者，始终保持在技术发展的最前沿，从CMR到SMR磁盘，从48层/64层/96层3D NAND到SLC、MLC，到增加到3比特每单元的TLC、每单元4比特的QLC，西部数据不断开拓和进取，始终把握市场应用的潮流和趋势。

也因为如此，西部数据对市场保有敏锐的洞察能力。在西部数据看来，ZB级数据时代，大量数据在终端产生，之后会转移到云核心或者边缘数据中心；其中，主体是流媒体数据，具有非常明显的顺序性写入特征。

如何将数据的特征，与SMR、QLC等海量存储技术的特点有机结合，扬长避短，从而帮助用户应对ZB级海量数据存储的挑战？西部数据分区存储技术应运而生！

分区存储技术应运而生

格外提请关注的是：分区存储技术是一个基于标准开源的技术，并非西部数据独家封闭技术，针对HDD硬盘，不论是SAS还是其他的接口，基于行业标准的ZAC、ZBC的分区存储技术已经发布。目前，西部数据10TB Ultrastar DC HC650 SMR HDD 已开始向包括Dropbox在内的全球十多家企业级OEM厂商和超大规模云用户提供样品，而其15TB的SMR HDD已经在大型云数据中心开始部署，不仅替代了传统CMR HDD，提供了更大存储容量，借助分区存储技术，也克服了SMR对操作系统等软件限制的短板。与此同时，针对SSD，分区存储技术也提供了ZNS新的标准，所谓分区命名空间技术。目前，符合NVMe标准的ZNS已经被NVMe工作组接纳，已经进入最后完善的阶段。

在分区存储技术的支持下，海量数据将通过顺序方式写入介质，如此就为HDD、SSD创造了良好写入工作环境，适于介质优势的发挥，其中介质中的写指针、区域命令实现方式完全保持一致，这意味着用户HDD、SSD的数据写入方式上，不会有明显的区别。如此，也就为用户灵活选择不同类似的存储介质，如CMR、SMR HDD，3D NAND TLC或者QLC的SSD，创造了条件。

也是因为如此，本次峰会上，分区存储技术成为用户关注的焦点，席卷整个展区。其中20TB 容量的Ultrastar SMR HDD和ZNS NVMe SSD最受用户关注。

Western Digital Ultrastar 20TB SMR HDD

尽管许多人曾预测HDD终将消失，但是大容量企业级HDD却是无可替代的。据行业分析公司IDC估计，目前全球已安装的存储容量中近2/3由HDD提供；IDC也估计，到2023年，每年产生的数据将高达103 ZB，其中12 ZB的数据会被保存，大约60%被保存的数据将位于云端/边缘端数据中心。由于人与机器生成的数据在不断增长，这一主流技术将出现新的数据放置技术、更高的面密度、机械创新、智能数据存储以及新介质的创新。而根据西部数据预计，到2022年，西部数据交付的HDD容量中，SMR HDD的占比不下50%，已经有越来越多云服务提供商正在投入资源，优化高容量SMR HDD的主机应用和管理软件，以此来降低TCO（总体拥有成本）。

数据存储技术百花齐放

分区存储技术之外，以Ultrastar DC SN630 NVMe SSD为代表的西部数据的企业级SSD系列产品同样受到用户的欢迎。

Western Digital Ultrastar DC SN630 NVMe SSD

与传统SATA硬盘相比，针对云存储进行优化处理的2.5英寸小型（SFF）企业级NVMe SSD，在处理多重工作负载时可实现超过3倍的IOPS。目前， Ultrastar DC SN630提供了两种配置：对于读写混合使用以及中上等写偏重的工作负载，其容量介于800 GB～6.4TB之间，可支持每天两次全盘写入（2 DWD）；对于读取密集型工作负载而言， SN630提供的容量在960GB～7.68TB之间，支持每天0.8次全盘写入（也即0.8 DWPD），因此非常适用于软件定义或超融合基础架构、联机分析处理（OLAP）、流媒体、以及快速增长的IoT细分市场等应用场景。

相比Ultrastar DC SN630，SN640、DC SA210、CL SN720 NVMe SSD、DC SS530 等品牌规格的企业级SSD产品，为企业级业务需要提供了丰富的选择。以CL SN720 NVMe SSD为例，专为满足引导和终端应用的性能需求而设计，具有出色的随机读取IOPS性能、极佳耐用性（基于加密功能）、以及针对服务器操作系统的引导和边缘数据中心应用的扩展企业验证能力。其M.2版本配备，提供了256GB～2TB的容量选项，为终端服务器、内容交付网络、云游戏和物联网平台和网关等边缘数据中心场景提供了可靠存储技术支持！

小结

从存储技术开始，磁盘与SSD之争已经被淡化，因为存储之争，不是存储介质之争，用户要面对的问题是ZB级海量数据的挑战，不同的存储介质特点，在智能化系统的统一管理和调度下，共同服务于智能数据应用的大目标。

因为牢牢把握了未来的趋势，统一规划布局，西部数据得到用户认可和青睐，其实是顺理成章的事情。

3D NAND，可以怎么玩？

西部数据“分区存储“技术席卷而来

关于我们

产品中心

服务与支持