nand门rs 上拉，下拉电阻与高边，低边驱动

发布时间 : 2024-11-23

作者 : 小编

访问数量 : 23

扫码分享至微信

上拉、下拉电阻与高边、低边驱动

在电子逻辑电路中，上拉电阻或下拉电阻是用于确保信号已知状态的电阻器，它通常与开关和晶体管等组件结合使用，这些组件会在物理上中断后续组件与地或VCC的连接。

上拉就是用一个电阻将不确定的信号钳位到高电平，这个电阻也起到限流的作用。同理，下拉是指通过一个电阻将不确定信号钳位到低电平。

简单来说，

电源到器件引脚上的电阻叫上拉电阻 ，作用是平时使用该引脚为高电平；地到器件引脚的电阻叫下拉电阻 ，作用是平时使该引脚为低电平。

上拉是向设备输入电流，下拉是输出电流。

对于非集电极（或漏极）开路输出型电路（如普通门电路，其提升电流和电压的能力是有限的，上拉和下拉电阻主要功能是为集电极开路输出型电路提供输出电流通道。

上拉电阻

通常情况下，非集电极（或漏极）开路输出电路（如普通门电路）只能提供有限的电流和电压，但上拉电阻可以为电路创建一个输出电流通道。

上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。

上拉电阻作用

TTL电路驱动CMOS电路时，如果电路的输出高电平低于 CMOS电路的最低高电平（一般为3.5V），则需要在输出端接上拉电阻。门电路必须使用上拉电阻来增加输出高电平。为了增强输出管脚的驱动能力，一些单片机经常使用上拉电阻。CMOS芯片上，为防止静电损坏，未使用的管脚不能悬空。相反，连接了一个上拉电阻以降低输入阻抗并提供负载屏蔽路径。

芯片引脚加拉电阻，提高输出电平，从而提高输入信号的噪声容限，增强抗干扰能力。提高干线抗电磁干扰能力，引脚悬空容易受到外部电磁干扰的影响。长线传输中电阻不匹配，容易造成反射波干扰。使用上拉电阻可以匹配阻值，有效抑制干扰。

下拉电阻

下拉电阻直接接地，接二极管时，一端接低电平。之所以叫下拉电阻，是因为电路节点的电平被下拉到地。

下拉电阻作用

防止噪声干扰

使用下拉电阻可以防止晶体管因噪声信号的影响而误动作，从而使晶体管的截止更加可靠。

三极管的基极不能悬空。当输入信号不确定时（如处于高阻状态），增加一个下拉电阻可以有效地将电路接地。

避免时滞

当晶体管开关打开时，较短的ON和OFF时间是优选的。为防止三极管处于截止状态时残留电荷造成延时，在基极和发射极之间加了一个下拉电阻进行放电。如果有高频和深度饱和，应特别注意。

便于偏置电压的设置

在基极上加一个下拉电阻，主要是设置一个偏置电压，这样就不会出现信号失真了。尤其是当输入信号中有交流电时，如果温度升高，Ic会升高，导致Ie升高，Re上的电压下降。由于Vbe=Vb-IeRe，而Vb基本上由下拉电阻保持，所以Vbe减小。Vbe的减小使Ib减小，导致Ic增大，使Ic基本不变。这也是反馈控制的原理。

同时，为了防止输入电流过大，加一个电阻可以将一部分电流分流，这样大电流就不会直接流入三极管而损坏三极管。

MOS晶体管还需要一个下拉电阻来设置GATE偏置。由于MOS管内部的三个管脚相互绝缘，所以会产生电容效应。当信号消失后，可通过下拉电阻对内部等效电容进行放电，否则会出现逻辑错误。

高边驱动

驱动负载有两种基本方法：低边驱动，高边驱动。低边驱动通常用于与动力总成相关的负载，例如电机，加热器。而高边驱动经常用于燃油泵和车身相关功能，如座椅，照明，雨刷和风扇等。

如图所示为高边驱动和低边驱动的特点。

具体选择哪种类型的负载，需要依据系统的要求。在飞机的负载失效类型中，如果负载失效，最安全的方式是让负载继续运行下去；而对于汽车的负载应用，则正好相反。

在汽车上短地故障比短电源故障更容易发生。

低边驱动发生短地故障会使系统常工作，有可能破坏系统；实现简单，价格便宜。

高边驱动发生短地故障系统不会继续工作，不会损坏系统；实现复杂，价格高。

如图为高边驱动原理。即开关在电源与负载之间。

高边驱动（HSD） 是指通过直接在用电器或者驱动装置前通过在电源线闭合开关来实现驱动装置的使能。

高边驱动复杂和贵的原因是高边驱动通常使用N沟道MOS管（NMOSFET）作为功率元件。NMOSFET是优选的，因为它们可以制造得比p沟道器件更小且更便宜，以获得相同的性能。但是NMOSFET通过将栅极电压升高到漏极电压以上而导通。在汽车应用中，漏极电压通常是系统中的最高电压（即电池电压），因此需要额外的升压器件将栅极电压提升到足够的水平。

低边驱动

如图为低边驱动原理。即开关在负载与地之间。

低边驱动(LSD) 是通过在用电器或者驱动装置后，通过闭合地线来实现驱动装置使能。低边驱动特点：容易实现（电路也比较简单，一般由MOS管加几个电阻、电容）、适用电路简化和成本控制的情况。

负载驱动设计要点

负载的正常电流有多大?最大电流是多少?

负载是否为容性?如果是容性,冲击电流是多少? 负载是否为感性? 如果是感性,关断时的能量?

负载的控制方式是on/off方式还是ＰＷＭ?如果是ＰＷＭ,频率和占空比是多少? 负载的工作环境温度是多少?极限温度是多少? 系统如果Ground open,对负载有何影响?

需要功率IC的封装方式是ＳＭＴ还是通孔方式的?如果是ＳＭＴ,有多大的面积连接到功率IC的散热片? 如果是通孔方式,采用什么形状的散热器?

负载是否需要诊断?如果需要,需要哪些诊断?过流,过压,过温还是短路等? 负载是否有以下的应用(Reverse battery, Load dump, Over voltage,etc)?

对于功率IC中采用高边驱动, 需要考虑以下的技术细节:

负载正常电流有多大? 最大电流是多少?

负载是否为容性?如果是容性,冲击电流是多少? 负载是否为感性? 如果是感性,关断时的能量?

负载的控制方式是on/off方式还是ＰＷＭ?如果是ＰＷＭ,频率和占空比是多少? 负载的工作环境温度是多少? 极限温度是多少?

需要功率ＩＣ的封装方式是ＳＭＴ还是通孔方式的?如果是ＳＭＴ,有多大的面积连接到功率ＩＣ的散热片? 如果是通孔方式,采用什么形状的散热器?

负载是否需要诊断?如果需要,需要哪些诊断?过流,过压,过温还是短路等? 负载是否有以下的应用(Reverse battery, Load dump, Over voltage,etc)?

总结

高低边驱动是负载的驱动形式，取决于负载控制开关的位置。目的是合理地驱动负载。

上拉电阻、下拉电阻是提升控制鲁棒性的设计。主要目的是确保引脚有确定的状态。

上拉电阻下拉电阻的作用、原理和区别

226

2022-04-13 来源: IC先生作者: IC先生

上拉就是用一个电阻将不确定的信号钳位到高电平，这个电阻也起到限流的作用。同理，下拉是指通过一个电阻将不确定信号钳位到低电平。

顾名思义，上拉是向设备输入电流，下拉是输出电流。在本文中，小编就上拉电阻下拉电阻的作用、原理和区别进行简单的介绍。

一、上拉电阻

通常情况下，非集电极（或漏极）开路输出电路（如普通门电路）只能提供有限的电流和电压，但上拉电阻可以为电路创建一个输出电流通道。

1.概念

将电阻从电源的高电平引出，接至输出端。

①、如果输出电平为OC（Open Collector，TTL）或OD（Open Drain，CMOS），不加上拉电阻是不能工作的。没有电源，任何电阻都不能输出高电平。

②、如果电路中已经有上拉电阻，但阻值过大，压降过高，输出电流过大时，输出电平会下降。在这种情况下，可以应用上拉电阻为电阻提供电流并“拉高”电平。在IC内部与上拉电阻并联一个电阻，总电流随着总电阻的减小而增大。这种方法也可以用来匹配门电路的电平。还需要注意的是，工作在线性范围内的电阻的上拉电阻不能太小。

二、使用情况

一般在IC用于单键触发时，如果没有内阻，要保持按键不触发或触发后恢复原状，必须在IC外再接一个电阻。

数字电路具有三种状态：高电平、低电平和高阻态。在某些应用中，不希望出现高阻状态，可以根据设计要求通过上拉或下拉来稳定。

有的I/O口可以设置，有的不可以，有的端口是内置的，有的是外接的。I/O口的输出类似于晶体管，当它连接一个电阻和一个电源时，这个电阻就变成了一个上拉电阻。同样，端口在正常情况下处于高电平，但当它通过一个电阻接地时，该电阻变成一个下拉电阻。

三、上拉电阻的作用及缺点

①、主要作用

②、主要缺点

当电流流过时，上拉电阻通常会消耗额外的能量，这可能会导致输出电平的延迟。此外，一些逻辑芯片对通过上拉电阻引入的电源瞬态敏感，因此需要一个带滤波的独立电压源。

4、注意事项

需要注意的是，如果上拉电阻太大，输出电平会出现延迟（RC延迟）。一般CMOS门电路的输出引脚不能悬空，而是接上拉电阻设置为高电平。

上拉电阻的选择原则是：

①、考虑到芯片的省电和吸电流能力，电阻要足够大。如果电阻大，电流就会小。

②、上拉电阻要小，以保证足够的驱动电流。电阻小时电流大。

③、对于高速电路，过大的上拉电阻的边缘可能会变平。

五、上拉电阻的计算方法

① 最大值计算方法

确保上拉电阻明显小于负载阻抗，以便输出在高电平有效。

例如负载阻抗为1K，供电电压为5伏，若要求高电平不低于4.5伏，则最大上拉电阻R≧1K，即最大值为1k。如果超过1k，输出高电平将小于4.5伏。

② 最小值的计算方法

确保不超过晶体管的额定电流，如果三极管不是场效应管而是普通三极管，也可以根据饱和电流计算最小值。

例如，如果Rmin=5v/47mA=106ohms，如果电阻小于这个电阻，晶体管就会过饱和。如果大于这个值，管子的导体电阻会变大，不利于低电平输出。

6、上拉电阻的应用

可以在逻辑门与其输入端之间放置一个上拉电阻。例如，输入信号可以通过电阻上拉，开关或跳线可以将输入连接到地。此外，它还可用于信息分配和选择，或对外部设备信号进行错误检测和纠正。

当逻辑器件没有提供电流时，上拉电阻也可以工作。集电极开路有上拉电阻，这类电路的输出信号常用于驱动外部设备、组合逻辑电路和连接在一条总线上的多个设备。

此外，上拉电阻可以与其他逻辑器件焊接在同一块电路板上。在许多微控制器中，外部可编程上拉电阻有望应用于嵌入式控制应用，以减少对外部组件的需求。

二、下拉电阻

下拉电阻直接接地，接二极管时，一端接低电平。之所以叫下拉电阻，是因为电路节点的电平被下拉到地。

1.基本概念

①、将不确定的信号通过电阻接地，固定为低电平。

② 、下拉是从设备输出电流。

③、连接下拉电阻的IO口设置为输入状态时，其正常状态为低电平。

2.晶体管底座上的下拉电阻

将下拉电阻器应用于晶体管基极，其主要原因包括以下几点：

①、防止噪声干扰

使用下拉电阻可以防止晶体管因噪声信号的影响而误动作，从而使晶体管的截止更加可靠。

三极管的基极不能悬空。当输入信号不确定时（如处于高阻状态），增加一个下拉电阻可以有效地将电路接地。

尤其是GPIO(General Purpose Input/Output) 连接到这个底座时，如果带GPIO的IC刚刚上电初始化，GPIO内部也处于on状态，非常不稳定，容易产生噪音，导致故障。在这种情况下，增加一个下拉电阻可以消除这种影响。如果在持续时间很短的情况下有一个尖锐的脉冲电平，电压很容易被电阻拉低，否则不能拉低。

当然，阻值不能太小，否则会有大电流从电阻流到地，影响漏电流。

②、避免时滞

③、便于偏置电压的设置

同时，为了防止输入电流过大，加一个电阻可以将一部分电流分流，这样大电流就不会直接流入三极管而损坏三极管。

三、上拉和下拉电阻的设置

在选择上拉和下拉电阻时，要考虑开关管的特性和下级电路的输入特性，可以从这几个方面来分析：

驱动能力和功耗；以上拉电阻为例，一般来说，上拉电阻越小，驱动能力越强，功耗越大。驱动下层电路需求；同样以上拉电阻为例，当输出高电平且开关关断时，上拉电阻应该能够为下层电路提供足够的电流。高低电平；不同电路中高低电平的阈值电平不同，应适当设置电阻，以保证能输出正确的电平。以上拉电阻为例，当输出为低电平且开关导通时，上拉电阻和开关管的导通电阻应在零电平以下。频率特性；对于上拉电阻，上拉电阻与开关管漏源极之间的电容以及下级电路之间的输入电容很容易引起RC延迟。更大的阻力会导致更多的延迟。

四、上拉和下拉电阻原理分析

在下图中，假设晶体管T1在有电压输入时处于饱和状态。

一个0-5V的脉冲电压输入到T1的基极。当输入电压为5V时，设置T1 Ube = 0.7V，所以T1的基极电流：

把T2的基极电流放在一边，因为T1饱和了，那么Uce=0.3V，所以：

现在看下图，因为T2有一个输入电阻，这里把它和基极电阻结合起来变成5K，也就是图中的Rsr。

首先使T1的输入电压为0V，T1截止，集电极输出高电平，但真正的集电极电压是：

既不高也不低。如果输入电压略高于0V，T1可能进入放大区，这将大大增加三极管的功耗，集电极电压会不稳定。

T1管饱和时，逻辑上其集电极电压为0.3V，为低电平。收集器的节点—当前关系为：

也就是：

这可以通过T1晶体管或电路中的任何其他组件来满足。因此当加入后级系统时，会影响前级的截止电压，使三极管的集电极电压由高电平下降到既不高也不低的状态。

在这种情况下，可以将一个上拉电阻连接到后电路的输入端，如下图中的Rs。该电阻的一端连接到电源Vcc，另一端连接到输入端。

假设Rs=5K，10K和5K的电阻并联值为：

所以T1集电极的截止电压为：

这比计算的最后一个值要高得多。因此，上拉电阻用于提高输入级的高电平输入电压。

需要注意的是，当T1管饱和时，上拉电阻产生的电流会流入集电极。因此，上拉电阻是 T1 的吸电流负载。在选择上拉电阻的电阻率时，应考虑上一级的加热功耗。

用同样的方法分析可知，下拉电阻是前级的拉电流负载，对前级晶体管的截止状态有影响。

五、上拉和下拉电阻的电路

1、上拉电阻电路

上拉电阻电路如下图所示，是数字电路中的反相器。当逆变器输入端Ui没有注入低电平时，上拉电阻R1可以使输入端稳定在高电平，防止低电平干扰导致逆变器误动作。

如果没有上拉电阻，逆变器的输入端悬空，外部低电平干扰很容易进入逆变器，从而导致逆变器向输出高电平方向翻转。

2、下拉电阻电路

下图显示了数字电路中的逆变器。输入端Ui通过下拉电阻R1接地，这样在没有高电平输入时，输入端可以稳定在低电平，而不受高电平干扰导致逆变器误动作。

如果省略下拉电阻R1，则反相器的输入端悬空，处于高阻态。这样一来，外部的高电平干扰很容易从输入端加到逆变器上，使逆变器向输出低电平的方向翻转。

六、总结

一个上拉电阻将未使用的输入引脚（AND和NAND门）连接到直流电源电压 (Vcc)，以保持给定的输入为高电平。一个下拉电阻器将未使用的输入引脚（OR和NOR门）连接到地（0V）以保持给定的输入低电平。

将开关或其他输入与微控制器或其他数字门连接时，通常使用上拉和下拉电阻。大多数微控制器都有内置的可编程上拉/下拉电阻器，因此需要的外部组件更少。

直升机机载电子设备萨瓦里耦合器工作原理-D

直升机机载电子设备萨瓦里耦合器工作原理-D

直升机机载电子设备萨瓦里耦合器虚拟化仪表试验器设计-5

编写:贺军

1、概述：

直升机机载电子设备萨瓦里耦合器（SAWARI COUPLER）是“SFIM”公司的产品，萨瓦里耦合器（SAWARI COUPLER）确保通过两个无线电高度计和垂直加速度计来保持真实的高度。

“直升机机载电子设备萨瓦里耦合器虚拟化仪表试验器”是检测“直升机机载电子设备萨瓦里耦合器（SAWARI COUPLER）”的各项技术指标的试验器。

试验器应用于检测的“萨瓦里耦合器（SAWARI COUPLER）”适用于制造商的零件号：418-00640-001 、418-00640-001。

检测程序编程按照直升机维护手册“22-59-12”编写检测程序。

“直升机机载电子设备萨瓦里耦合器虚拟化仪表试验器”系统连接如图所示：

直升机机载电子设备萨瓦里耦合器虚拟化仪表试验器设计-5

直升机机载电子设备萨瓦里耦合器工作原理-D

4.D、接合和报警逻辑（图6）：

图6：

在PL7中，R/A触发器M7b通过以下时钟CL输入而被触发：

- “R/A”按钮0V，通过非门M1e和或门CR1.CR3，

- 或“+CPL”按钮在“1”，通过电路M1a.d和或门CR1.CR3.触发器M7b仅在(或门CR8.CR9.CR11.CR13）：

- “10 ft threshold” 10英尺门槛位于“0”，

- “Power supply validity” 电源有效性为“1”（非门M2c），

- “Reset ancillaries” 重置状态处于“0”，

- “Trim alarm” 修剪报警器位于“0”，

- “Min height” 最低高度为“0”（非门M1c和非门M3b），

- “Trim engaged”修整接入位于“1”级（非门M3a）。

当触发器M7b返回到“0”时，触发一次M4a.b.c，时间常数约为10秒，

多振器M4开始工作，使报警指示灯通过非门Q3和开关Q4闪烁。

如果触发器在一次触发周期结束之前进入状态“1”，后者通过“0”级（“Q”通过电平“0”），指示灯的闪烁停止，

在PL8中，“Reset ancillaries”位于“0”（或门CR2到CR4和NAND门M3a）：

- “C5R”处于“0”，

- “C5T”处于“0”，

- “T1+T2”，“R1+R2”和“RS Validity” RS有效性为“1”。

在PL7中，如果有以下情况，或门电路CR16到CR19的输出为“1”：

- “△ZRS”超过了30英尺的阈值，由比较器M6a和M6b检测到，

- 或“Min height”最低高度为“1”级（非门模块化控制器和M2d），

- 或“Engine alarm”报警器发生器处于“1”，

- 或“C3R”处于“0”，

- 或“C3T”为“0”。

如果触发器M7b处于状态“1”或“+ Test”+测试，或门CR16到CR19为“1”，并且门M5a产生“1”，通过或门R44.R31关闭开关Q5。

开关Q4通过非门Q3关闭，报警指示灯稳定亮起。

如果R/A触发器处于状态为“1”(Q=0)，则“FLY UP”触发器M7a可以工作。

如果有以下情况，M7a将转到状态“1”：

- “Trim engaged”修剪接入处于“1”，

- “Attitude control”姿态控制系统连杆位于“1”，

- “Min height”最低高度通过“1”。

“Fly up control”向上控制为“1”，然后发送到鼻普修剪电路。触发器的“Q”输出也通过或门R44.R31、开关Q5、非门Q3和开关Q4点亮报警指示。

如果有以下情况，“RA Memory blocking”RA存储阻塞信号将进入“1”（与非门M2b和非门Q2）：

- “Trim engaged”修剪接入电平为“1”，

- “R/A”触发器的输出“Q”为“1”。

在PL8中，“Engine alarm”警报发生器信号处于“1”（或门CR9.CRIO)，如果：

- “0 V Torque 1+ 2”0V扭矩1+2位于“0”（非门M4b），

- 或“NG1”在“0”（非门M4c），

- 或“NG2”位于“0”（非门M4a）。