UFS 31到底是什么？听专业产品经理给您一次讲明白

[PConline 专访]UFS这三个英文字母放在现如今可谓一点也不陌生，越来越多的手机厂商在宣传自家产品适合都会带上一个UFS 2.1/UFS 3.0之类的样式，表示该设备具备高速读写的性能。而现如今UFS 3.1已经开始慢慢与大众见面，那么UFS3.1对比以往的3.0或是2.1到底又有怎样的变化？

今天我们有幸采访到慧荣科技产品企划部协理谢逸群先生，来为大家一一解答UFS 3.1的所有疑问。

UFS 3.1比UFS 2.1感知强吗？体现在哪些方面？

慧荣科技产品企划部协理谢逸群先生表示，UFS 3.1是3.0的优化版，最直观的速度方面是达到了UFS 2.1的两倍，而且相比较主要改善效能存取与省电性能。

UFS 3.1与3.0版本不同的部分包括：

写入增强器(Write Booster)技术： 在符合UFS 3.1标准的设备上，引入一个SLC非易失性缓存，从而进一步提高写入速度。

深度睡眠(Deep Sleep)技术 ：在存储器没有读写动作时，进入深层睡眠模式，从而达到最低耗电量，并且耗电量比UFS3.0 hibernate更低30~50% ，可以利用reset 或重新起电叫醒UFS。

性能调整通知（Performance Throttling Notification）： 该功能可在UFS 3.1设备因为某些情况导致存储性能受到影响时，及时通知主机有关性能限制的信息。

在手机容量进入512GB与1TB之后，更多有效管理的储存技术，除了可以提高存储器的效率，还能降低耗电量。 在5G时代，应用如在线游戏、AR/VR都是需要快速读写数据与大量记忆存储的应用，UFS 3.1的高性能表现会更加相得益彰。

就目前而言，UFS 3.1哪些场景带来的升级最直观？

对此，谢逸群举了简单的例子，在读取4K高清影片时，UFS3.1所需时间更短 ，加载所需要的时间不到eMMC5.1的1/3，相应在体验游戏时，UFS3.1的手机延迟更低，画面更流畅，让我们的手机在应对更多场景时不会卡顿。

而且手机用户在APP启用速度可以感受到大幅提升 ，以前只能开一个App，现在可以支持多任务同时执行进而提供手机用户更顺畅的使用体验，而对于大文件、大视频的传输，在使用者体验可以明显感受到接收/传输文件、打开视频速度都提升许多，这些都是最直观的在使用方面能感受到的升级变化。

前面内容想必让大家对于UFS 3.1有了不少了解，今天之所以选择与慧荣科技的产品企划部协理进行一个采访的交流，也是因为慧荣科技作为目前UFS主控芯片的提供商，对于这方面的了解必然是更专业的。

速度提升中，主控芯片扮演怎样的角色？

慧荣科技作为UFS主控芯片的提供商，今年发布了SM2754主控芯片，谢逸群先生跟我们聊到，在技术方面慧荣科技的SM2754可以同时支持UFS 3.0/3.1规格，领先支持UFS3.1 规格。

实现更高的存取速度

并且支持HS-Gear4-2L标准、SCSI体系结构模型(SAM)和UniPro 1.8标准，可实现高性能存储、更高的性能和更简易的系统设计门坎。SM2754整合了专用硬件和控制器技术，采用了更优秀的算法，以提高随机顺序读与写性能，顺序读取速度可达2,000 MB/s，顺序写入速度在Write Booster的支持下可达1000 MB/s以上，并且在写入增强器(Write Booster)和主机性能提升器(Host Performance Booster)两大特点和不断优化的固件方案的加持下，读写性能还将进一步提高。

从产品企划部协理口中我们了解到，对于芯片的技术研究，慧荣科技真的非常专业。作为一家UFS及SSD主控芯片的提供商，手机UFS和SSD主控是肯定有所不同，而对于两者关注点的不同，协理与我们的交流中表示，UFS主要应用在手机上，所以比SSD更重视功耗及电池续航力。

类SSD的管理技术

例如今年JEDEC发布的UFS 3.1标准新增的技术，在速度、功耗、稳定性上就有新突破，使得UFS存储设备在功能上更接近SSD，大幅度改善用户体验，像是导入HPB(Host Performance Booster) 功能，此技术概念类似SSD的主控端内存缓冲 (Host Memory Buffer， HMB)，让SSD可以直接把映像表放在主机端的DRAM上，透过PCIe接口来存取主机上的内存，这样一来，便可以直接在主机内存上读写SSD映像表，同一笔数据存储的时候尽量同一区，读取时透过映像表以提高性能。

当然作为行动存储应用的UFS主控芯片，性能是毋庸置疑不能省略的地方，兼顾性能和功耗才是使得存储产品寿命延长，慧荣科技控制器会预先规划来支持最新UFS规格及下一代3D NAND，同时也将低功耗(low power)规格放进设计以达到高性能的要求。

量身定制的客制化设计

在面对不同手机厂商的定制化需求，搭配不同的资料连接接口与存储的设定，慧荣会提供量身订做的定制化设计满足手机厂商全方位的需求。

当芯片规格升级之后对于提供商而言，技术力上的要求也是有了相对应挑战，慧荣科技的谢逸群也表示，UFS3.1与UFS2.1相比，接口提升一倍，而对于手机用户来说开启速度更快，场景切换更加流畅，并且保持电池的续航力，能为游戏体验带来不少加分，这在主控设计上必须考虑到速度提升一倍, 功耗需要保持一样或是更低, 效能上要如何去达到目标也是我们在设计IC上的架构需要特别去考虑的地方。

而且即将面对是云游戏的来临，代表着资料量更大， 游戏业者也会继续成长，传输变更快，对游戏的质量也会更大， 所以数据存储的的空间也会变大。

慧荣科技提供不只是针对移动设备，从Edge端到云端慧荣科技都有相对应的解决方案来满全方位的需求。由于每一种应用场景都不相同，搭配不同的资料连接接口与存储的设定，都需要闪存主控芯片来加以量身订做与客制化设计，慧荣正是NAND Flash主控芯片的全球领导者，拥有超过20年的设计开发经验，凭藉丰富的主控芯片经验，慧荣可提供量身订做的客制化设计来满足全方位的需求。

为何每每谈及UFS 3.1技术面世都会与5G时代脱不了干系，对此现象协理谢逸群先生有他的看法，UFS 3.1在SA独立组网后也会更容易发挥5G的速度，延时也会缩短至毫秒级，不会受4G限制 ，例如下载高清视频数秒钟就可以完成、云游戏、AR/VR影音串流、互联网可以减少卡顿负担。

未来储存的方向在哪？

当我们问及谢逸群，对于未来而言，存储标准的方向在哪？是追求更高速度、更省电或是体积更小？谢逸群对此也没有保留：高规格闪存在手机体验中最显着的不外乎是「快速」、「低延迟」等特性，传输速度越快可以让游戏程序的应用可以更丰富，并且可以改善以往手机游戏常见的延迟问题，手机用户可以在几秒钟内下载整部电影，在没有网络. 延迟的情况下观看 360 度的全景内容和虚拟现实，还可以玩 4K 分辨率的在线游戏。

同时随着手机性能的不断提高，手机功能越来越多，对于手机功耗的压力也越来越重，大家对于手机的续航表现要求也越来越高，行动存储应用的UFS主控芯片，需要重视高性能、低功耗及如何管理3D NAND让整个存储产品寿命延长。

慧荣科技控制器预先规划来支持最新3D NAND接口的速度，同时也将低功耗(low power)规格放进设计以达到高性能的要求。手机厂商也是朝这目标在进行，会针对不同手机应用场景，在内部测试电池时，都会针对电池续航力在不同的场景应用加以调整及优化。

对于5G时代的来临，还有一个关键字“毫米波” 也在其中有着至关紧要的地位，因为毫米波是5G网络一个很重要的技术，通过毫米波的使用，可以极大的扩展频宽资源，从而获得极大的空口带宽，提高通信传输速率和质量，对于储存的标准也会需要更高速及更大的容量才能满足毫米波的发展。

谢逸群表示，对于毫米波技术，慧荣科技一直走在前列，并已努力耕耘数年 ，不只是参加标准协会论坛，也和中国信息通讯研究院有所沟通，我们在5G及云存储市场上将会拥有一定的竞争力。未来的5G及云服务企业需要一些比较特殊性的要求，慧荣科技在UFS主控芯片和固件上有着许多突破和发展，让我们可以在这个市场中站稳脚步，我们也会持续掌握市场脉动，如何让慧荣科技在客户端发挥作用，如何让我们的客户获取到充分的价值，这就是慧荣科技最重要的地方。

除了5G手机之外，UFS 3.1闪存在其他产品应用如何？

谢逸群先生表示，UFS 存储产品已经在手机市场上取得了成绩。同时伴随着 5G 的爆发，UFS 产品还拥有着巨大的市场潜力， UFS存储产品的普及是否只存在手机，是否可以应用在其他发展，是行业对于UFS的运用最关注的事，在其他的应用需要对应的host不同，这对于存储行业来说，都是新的需求和挑战。

慧荣科技透露，已与国内外许多品牌大厂有密切的合作，在不少研发的产品中都有使用到慧荣科技的产品，今年会有产品问巿。如何让我们的客户获取到充分的价值，慧荣科技会做好该做的，持续投入研发并协助合作伙伴，提供更多元化的产品。

通过慧荣科技产品企划部协理谢逸群先生与我们的这次分享，相信大家能对UFS 3.1有更多的了解。

UFS深入浅出 第二章 UFS结构 第四节 UFS分块图解

Section 4 UFS block diagram

第四节 UFS分块图解

In this section, we will have a high-level view of UFS block diagram. Meanwhile we will also have a data flow overview in-between each block. Detail of each block will be covered in the following chapter.

在这一节里，我们会比较笼统的看一下UFS的分块图解。同时，我们也会看一些各个块之间的数据流动。每个块的具体细节会在接下来的章节里面涵盖。

On left of the diagram is Host, is composed by SoC, RAM and UFS Host Controller. The Host here does not simply mean UFS host, but the host of the whole system. While the UFS device is on the right side, which contains UFS Device Controller with embedded SRAM and standalone NAND Flash media.

在分解图的左边是Host，由SoC，RAM和UFS 主机控制器组成。这里的主机不是简单的指UFS 主机，而是整个系统的主机。UFS器件则在右边，包括了UFS 器件控制器以及内嵌的SRAM和独立的NAND Flash 闪存。

If you look into detail of UFS Host Controller and UFS Device Controller, you will find they are quite similar like each other with the same internal layer structures. The difference is that there is a UFS Host Controller Interface called UFS HCI in Host Diagram to communicate with Host SoC, while UFS device controller has got a NAND interface to connect with NAND in which Logic Unit and Registers physically reside. The same part in both sides is defined in the JEDEC UFS specification (latest one is JESD220F UFS4.0). JEDEC also has a HCI Specification (latest one is JESD223E UFSHCI4.0) for UFS Host Controller Interface. Regarding NAND interface, JEDEC absorbs ONFI (Open NAND Flash Interface), and this part will be covered in the article NAND Step by Step.

如果你仔细看UFS 主机控制器和UFS 器件控制器，你会发现他们彼此非常相像，都有着一样的内部层结构。不同的地方是UFS 主机控制器里面有一个叫做UFS HCI的UFS 主机控制器接口与主机SoC通讯。而UFS 器件控制器则有一个NAND接口与保存逻辑单元和寄存器的NAND 闪存通讯。两边相同的地方是在JEDEC UFS规范（最新的是JESD220F UFS4.0）。JEDEC还有一个给UFS 主机控制器接口的HCI规范（最新的是JESD3F UFSHCI4.0）

Usually in a traditional small system, there will be a CPU, RAM, and Disk. When we take a full picture of this diagram, the SoC (System on Chip) here acts as CPU in embedded system, RAM here refers volatile Dynamic RAM memory normally，either DDR RAM or LPDDR (Low Power DDR) RAM，for high-speed code or data access. Disk here is our leading role UFS device, which is a non-volatile memory to store the code and data without power supply. Please take a note that, Disk here is not an accurate name. Disk originally refers to Hard Disk Drive (aka HDD) which uses magnetic material for data non-volatile storage. Now we use this terminology simply for all non-volatile memory for easy understanding.

通常在一个传统的小型系统里面会有CPU，RAM和Disk。当我们整体来看分解图的时候，SoC（片上系统）在嵌入式系统里面扮演了CPU的角色。RAM这里通常是指易失的动态RAM存储器，可以是DDD RAM或者是LPDDR（低功耗DDR）RAM，主要是为了高速代码或者数据的访问。这里的Disk是我们的主角UFS器件，不需要电的非易失存储器。请注意这里的Disk不是一个准确的名字。Disk原本指的是为了数据的非易失存储而使用磁存储介质的硬盘驱动器（也叫HDD）。为了便于理解，现在我们用这个术语简单指代所有非易失存储器。

If we zoom in to focus only on UFS device side, the internal SoC （Yes, there is one SoC inside UFS device controller as well, invisible in this Diagram）of UFS Device controller will be CPU, controller internal SRAM will act as volatile RAM, and NAND flash is non-volatile Disk. Since in this article, we illustrate UFS protocol only, hence we will not go deeper into UFS device small system.

如果我们放大聚焦在UFS器件这边，UFS器件控制器里面的 SoC (是的，在UFS器件控制器里面也有SoC，这个图解里面不可见) 是CPU，控制器内嵌的SRAM是易失的RAM，而NAND闪存就是非易失的Disk。因为这篇文章我们只解释UFS协议，所以我们不会深入探究UFS器件的小系统。

Back to the small system SoC, DRAM, UFS, the main function of Flash is to store data since it is non-volatile memory and could keep data inside without power supply. But in order to load and save data into the NAND Flash, Host SoC need go all the way down through each layer of the UFS host Controller to the physical signals and goes up back through the correlative layers of UFS Device Controller to communicate with NAND Flash. This is the way that we use NAND Flash to save data, the opposite direction is load data.

回到SoC，DRAM和UFS的小系统，Flash的主要功能是存储数据，因为它是非易失存储器，可以在没有电供应的情况下保持数据。但是为了提取和保存数据，主机SoC需要一路向下穿过UFS主机控制器的每一层直到物理信号，然后再往上穿过相对应的UFS器件控制器的每一层去和NAND闪存通讯。这个是我们用NAND闪存存数数据的方式，相反的方向则是提取数据的方向。

We could also use dot line with arrow to see how they communicate with each other logically. On the top is the pair of Host SoC and NAND Flash for read and write operation. In the very beginning, Host SoC do access NAND Flash directly, but limitation is quite obvious. NAND 8-bit parallel I/O is not good to increase data rate for long distance transmission. NAND is born with bit errors for cost effective higher density, hence ECC (Error Correction Code), BBM (Bad Block Management) which bring extra burden for SoC. It does not count WL（wear-leveling）for overcoming limited NAND Flash P/E(Program/Erase) characteristic and FTL (File Transfer Layer) of easily use NAND Flash which need be access by pages but not bit. This is the reason why NAND controller and complex protocol needed for higher and higher data rate.

我们还可以给每一层用虚线箭头来展示逻辑上它们是怎么互相联系的。在最上面是读写操作的一对，主机SoC和NAND闪存。在最开始，主机SoC确实是直接访问NAND的，但是局限性也非常明显。NAND的8比特并行I/O不利于在长距离传输提高数据传输率。NAND天生就是为了更高容量节省成本而有比特错误，所以ECC（错误纠正码），BBM（坏块管理）会给SoC额外的负担。这个还没算为了克服有限的NAND闪存的P/E（编程/擦除）特性而使用的WL (磨损均衡)，以及为了方便管理NAND闪存这种使用页而不是比特访问而使用的FTL（文件转换层）。这个也是为了越来越高的速度需要使用NAND控制器以及复杂的协议的原因。

UCS (UFS Command Set) block use CDB (Command Descriptor block) for communication. CDB is defined by SCSI specification which implement not only read/write command but also other functional commands.

UCS（UFS指令集）模块用CDB（命令描述符块）来做通讯。CDB是SCSI协议定义的用来实现读写命令以及其它功能命令。

These commands CDB are embedded in in the next lower UTP (UFS transport Protocol) layer‘s UPIU (UFS Protocol Information Unit) Frame. Besides the communication to the peer layer, UPIU is also used internally by Task Manager block and Device Manager block.

这些命令CDB会嵌入到下面低一层的UTP（UFS传输层）的UPIU（UFS协议信息单元）帧里面。除了用于与对面对应层的通讯，UPIU也被用于内部的任务管理块和器件管理块。

Go deeper to UIC (UFS InterConnect) layer, UniPro is a software stack to hand so called credit-based flow control data transmission. PDU (Protocol data Unit) is the common name for the data packet in UniPro, each sub layer has its specific PDU name. UPIU from upper UTP layer will be divided here to fit for the PDU format. Device Manger block could skip UTP layer to access directly the DME (Device Manager Entity) in UniPro. This is like the internal employee private path for better control low level configuration.

在深一点去到UIC层, UniPro是一个软件协议栈用于处理被称为基于信用的流控数据传输。PDU (协议数据单元) 是UniPro里数据包的通用名字，每一个子层都有各自的专用PDU命名。从上面UTP层来的包在这里会被拆分来适配PDU格式。器件管理块能够越过UTP层直接访问UniPro里的DME（器件管理实体）。这个就像是内部员工的私人通道来更好地控制底层配置。

M-PHY in the UIC will finally encoded sending data or decoded receiving data into symbols and turn it to or from physical signals in the lane. M-PHY use 8b/10 line encoding to turns 8bit data into 10bit symbol for both High-Speed and Low-Speed. Regarding binary encoding，M-PHY for UFS use PWM (Pulse Width Modulation) for low Speed, while NRZ (Non Returned to Zero) for High Speed.

UIC里的M-PHY最终会把发送数据编码或者把接收数据编码成字符，然后转化成通道上的物理信号。高速或者低速M-PHY都使用8b/10b的线路编码把8比特字节转换成10比特的字符。而二进制编码，UFS的M-PHY的低速使用PWM（脉宽调制），高速则使用NRZ（非归零）。

The access point of in-between each diagram block is called SAP (Service Access Point), this could be thought of as logical API (Application Programming Interface).

在各个块之间的访问点被叫做SAP（服务访问点），这个可以被想象成为逻辑API（应用编程接口）。

SoC will utilize the system RAM to maintain the Task Manager request list and Command Transfer request list. These will notify UFS host controller for dispatching instructions by doorbell register which reside in UFS HCI. The name doorbell is quite vivid as if someone is knocking your door to tell you, hey, the tasks and commands are waiting for you to execute them. UFS device controller also maintains the task and command queue in its internal SRAM which is not defined in UFS specification and should be implemented by UFS device vendors.

SoC会使用系统RAM来维护任务管理请求列表和命令传输请求列表。这个会通过UFS HCI里面的门铃寄存器来通知UFS主机控制器分发指令。门铃寄存器这个名字非常生动，好像是有人正在敲门告诉你，嘿，任务和命令已经准备好等你执行了。UFS器件控制器同样在它内部的SRAM维护了任务和命令队列，这个在UFS规范里面没有定义，需要UFS器件厂家自己实现。

相关问答

不建议使用nand启动。使用nand启动存在一些问题和限制。使用nand启动存在以下几个1.可靠性问题:nand启动方式在某些情况下可能会导致系统启动失败或出现错误...

一加手机存储空间不一样的原因可能有以下几点:系统占用空间:手机操作系统需要占用一定的存储空间,这个占用空间的大小会因手机厂商的不同而有所差异。例如,...

距离JEDEC正式发布UFS3.1规范还不到一个月,铠侠(Kioxia)和西部数据(WD)就已经推出了首款适用于智能手机的UFS3.1兼容存储器。前者将很快把相关样品...

技术实力强:无锡海力士拥有一支技术实力雄厚的研发团队,不断推出新产品和技术,保持在存储器领域的领先地位。产品线丰富:无锡海力士的产品线涵盖了DRAM、NAN...

你可能被一些网上的文章弄迷糊了。我来解释一下:1、NAND颗粒本身就是UFS2.1的存储单元,UFS2.1里面用的NAND可以是2D的也可以是3D的,这和消费者本身没什么关系...

首先,感谢红米卢总和真我王总科普。WriteTurbo即提高设备写入速度,UFS3.1的写入速度提升至700MB/s,而UFS3.0的顺序写入最高为500MB/s。DeepSleep则旨在降....

要知道在写入增强技术出现之前,即便是UFS3.0闪存,很多也只有300MB/s左右的写入水准,更不要说900MB/s+的读取速度,这更是以往的非旗舰手机所不能想象的。当然...

一、定义不同闪存是采用的一种新型的,也就是说闪存是内存格式的一种。而闪存的类型也是分为很多种的,从结构上主要能够分为AND、NAND、NOR、DiNOR等一些类型,...

可下载【androbench】检测软件,测试自己的华为p10闪存的读写速度,200MB/s左右属于比较低的emmc5.1标准,达到800MB/s左右读写速度的应该是目前最好的UFS2.1.....

立即咨询azje****6gkha710分钟前提交了咨询onvr****7av9062分钟前提交了咨询otr5****ufs5fw4分钟前提交了咨询1and****v066dd8分钟前提交了咨...