「精品博文」zynq开发板连上user小板后不能正常启动

赢一个双肩 背包

有多难？

戳一下试试看！

→_→

长摁识别

在zynq的开发项目上，我们使用了myir科技的z-turn开发板，然后插在我们的LB底板上。

有一段时间集中出现以下几种现象：

1、每当带上我们的小板后就会有概率出现不启动，不带就没问题；

2、用220VAC-5VDC-2A的adapter供电，经常出现系统不启动；（FPGA的done灯不亮）

3、单独用调试的usb口供电一直都是OK的，没出过问题；

4、换成5V-10A的开关电源后，前一段时间没问题，所以我们一直以为是供电能力不足；

5、最近用开关电源供电也不能正常启动了；现象又分为，插220V插头几乎绝对不启动，但是先让开关电源工作，然后插上5V到板子，几乎有很大概率能启动；

一开始，怀疑启动程序有问题，但第3条就否定了；

接着，怀疑供电不足，但是usb口一般限流500ma，却没问题；

最终是第5条给了重要提示：

凡是先有电再插上开发板的几乎都没问题，比如usb的和5V开关电源先上电的；

凡是外面供电源和板子一起开始的都有问题，比如adapter和插220V插头；

所以，就怀疑上电这块有问题，特别是上电时序！

结果，测试5V-黄-总电，3.3V-兰-IO口电源，1.0V-紫-core核电源；

一般芯片的上电时序都要求core核电源要先上，然后才是IO口的电源，

实际测到的波形明显不对！

查找手册要求： PS Power-On/Off Power Supply Sequencing

The recommended power-on sequence is VCCPINT, VCCPAUX, and VCCPLL together, then the PS VCCO supplies (VCCO_MIO0, VCCO_MIO1, and VCCO_DDR).

但不带我们的小板，只有开发板的上电就是对的。

到这里，基本可以确认问题就是上电时序不对。

开发板的上电是按照要求逐级控制的，3.3V是最后一个上来的，没有问题；

看上去像是我们的小板把没受控制的3.3V灌进去了，板上确实有个3.3V可调电源，给引出的几个fpga-bank供电

下图为bank-13，bank-34，bank-35，是开发板通过connector引出给user的；要兼容到user的实际电平逻辑，所以3个bank的VDDIO也引出来了。我们给加了个adj可调电压，实际调到3.3V。

但是悲剧的是，开发板上面居然也用磁珠连到了自己的3.3V上。这样一来，开发板自己的3.3V还没受控到来之前，就被我们小板上的电强行拉上去，所以时序不对了。

接下来，把这3个磁珠去掉就没毛病了。哎，bank供电冲突，浪费了我的时间。

另外，测试发现用usb和5V电直插到板子上，虽然时序也不满足，但是上电边沿很快，所以才没出问题。

Zynq可以作为独立的ARM或者独立的FPGA使用吗？

Zynq-7000相对于通用的A9处理器+独立FPGA芯片有很多优势，但是对于有些产品的替换或者不太熟悉Zynq开发的工程师来说，可能需要一步一步来，比如先替换系统里的ARM或先替换系统里的FPGA。

那么就有一个问题Zynq可以作为独立的ARM或者独立的FPGA使用吗？答案是肯定的，可以的。

首先，Zynq可以作为独立的ARM使用是显而易见的，因为Zynq中ARM就是主处理器，上电启动过程也是由ARM来完成的，除了新建ARM工程时需要HDL硬件描述文件（HDL硬件描述文件的制作也很简单），其他都一样。

其次，Zynq作为独立的FPGA使用其实也是可以的，首先我们可以跟使用传统的FPGA一样使用Vivado集成开发环境综合编译工程并通过JTAG接口下载bit文件。唯一的不同是在我们烧写启动时，我们需要把bit文件和FSBL源码合成为一个bin文件烧写后才能启动，上电启动时ARM会先运行加载FSBL程序，然后通过FSBL会加载FPGA的程序。FSBL程序是Xilinx提供的集成在SDK里的二级boot loader程序，我们在SDK集成开发环境中通过很简单的操作就可以完成FSBL程序和bit文件的合成。

上图中红色框框出来的是二级boot loader程序，黄色框框出来的是FPGA程序，蓝色框框出来的是ARM的用户应用程序，如果我们把Zynq作为独立的FPGA使用时，我们就可以删除蓝色框即ARM用户应用程序，保留红色框二级boot loader程序和黄色框FPGA程序即可。

相关问答

ZCU102是Xilinx公司推出的一款评估板,主要用于评估Zynq-7000SoC系列的性能和功能。以下是ZCU102评估板的一些主要硬件参数:处理器:Zynq-7000SoC,包...

用FPGA来做CAN总线主控制器是可行的,具体实现方式就是FPGA+CAN2.0协议的硬件组合,二是使用FPGA内部CAN2.0协议的IP核+CAN物理层,挂载在FPGA内部软核上。下面我...

立即咨询zynq****pr2ax110分钟前提交了咨询hdyg****mnak6h2分钟前提交了咨询o3ns****cbh56d5分钟前提交了咨询xd81****6pcjsu7分钟前提交了咨...