nand封装堆叠 232层3D闪存芯片来了：单片容量2TB，传输速度提高50%

发布时间 : 2024-11-24

作者 : 小编

访问数量 : 23

扫码分享至微信

232层3D闪存芯片来了：单片容量2TB，传输速度提高50%

Pine 发自凹非寺

量子位 | 公众号 QbitAI

232 层的3D闪存芯片来了，数据传输速率提高50%，容量可达2TB。

美光继上次抢先推出176层3D NAND后，近日又率先推出全球首款232层NAND。

△图源美光科技

说起来，跟NAND层数较劲这事儿，并不是美光一家在做。

比如美光的老对手三星，相关研究中心也聚焦在层数上：此前，三星曾抢先业界公布了第八代V-NAND的细节，堆栈层数超过200层。

所以这样“堆高高”，究竟能给芯片性能带来多大的提升？

堆栈层数就像盖楼房

层数越高，NAND闪存可具有的容量就越大。

可以做这样一个简单的比喻：

在一个人满为患的城市，这里的房地产价格昂贵，向外扩展成本很大，唯一的办法是通过增加楼层以支持不断增长的人口，这里的楼层就相当于NAND层。

同样的，停车场和一些基础设施主要位于建筑物下方，以提高空间效率，这相当于最底下的CMOS层。

将NAND的位单元阵列堆叠到更多层中，可在每平方毫米硅片上提供更多存储位，从而实现更高的密度和更低的成本。

3D NAND把解决思路从单纯提高制程工艺转变为堆叠多层，成功解决了平面NAND在增加容量的同时性能降低的问题，实现容量、速度、能效及可靠性等全方位提升。

△图源美光科技

和三星等其他竞争芯片相比，美光新的技术将每单位面积存储的比特密度提高了一倍，每平方毫米封装14.6Gb。

它的1TB芯片被捆绑在2TB的封装中，每个封装的边长都不超过一厘米，可以存储大约两周时长的4K视频。

此外，美光还对芯片的最底层进行了改进，最底下的CMOS层由逻辑和其他电路组成，这些电路负责控制读写操作以及尽可能快速有效地在芯片内外获取数据。

美光优化了其数据传输路径，降低芯片输入和输出的电容，将数据传输速率提高了50%，达到2.4Gb/s。

层数的较量

自从NAND 闪存进入3D时代，堆栈层数犹如摩天大楼一样越来越高，从最初的24/32层一路堆到了现在的176层甚至232层。

层数的较量是整个行业的竞争，三星、美光、SK海力士等企业都致力于层数的突破。

三星是NAND闪存的龙头企业，3D NAND就源于三星。

2013年，三星设计了一种垂直堆叠单元的方法，它将单元集中在单个楼层（类似高层公寓）上，这也是全球首个3D单元结构“V-NAND”，当年可以实现24层堆叠。

此后，三星不断更新技术和扩增产业线，10年间推出了7代产品，以维护自己在NAND闪存市场的地位。

2020年，三星推出了176层的第七代“V-NAND”，它采用了“双堆栈”技术，不是一次性蚀刻所有层，而是将它们分成两部分，然后一层一层堆叠。

因此，第七代V-NAND相较于与第六代的100层，其单元体积减少了35％，它可以在不增加高度的情况下将层数增加到176，同时还可以降低功耗，使效率提高16％。

不过，虽然三星曾抢先公布了第八代V-NAND的细节，称其堆栈层数会超过200层，但这回率先量产200+层闪存的却是美光。

值得一提的是，在此次美光发布的232层3D闪存芯片中，NAND的堆栈技术并不是首创，而是与三星第七代一样采用“双堆栈”技术。

也就是说，将232层分成两部分，每个部分116层，这些层的堆叠是从一个深而窄的孔开始，通过导体和绝缘体的交替层蚀刻。

然后用材料填充孔并加工形成器件的比特存储部分。蚀刻和填充穿过所有这些层的孔的能力是该技术的关键限制。

△图注：图源美光科技

目前，国产芯片企业长江存储的第三代QLC 3D NAND闪存实现了128层堆叠。

对于层数的较量，网友也抱有很乐观的态度：

增加层数几乎不会带来新的问题。

参考链接：[1] https://spectrum.ieee.org/micron-is-first-to-deliver-3d-flash-chips-with-more-than-200-layers[2] https://news.ycombinator.com/item?id=32243862[3] https://ee.ofweek.com/2021-12/ART-8320315-8110-30538953.html

— 完 —

量子位 QbitAI · 头条号签约

关注我们，第一时间获知前沿科技动态

三星的3D V NAND的堆叠层数由32层提高到48层

Techinsights讨论三星的32层与48层3D V-NAND在结构上的不同

三星己经开始量产它的48层3DVNAND芯片（48层单元栅在一个NAND中串接在一起，称作第三代）应用在SSD中，如SSDT3（mSATA及850EVOV2），NVMeSSD（PM971-NVMe）以及企业级SSD（PM1633a）

在三星最新的48层器件中是采用16个NAND管芯堆叠一起,然后用引线键合技术连结。三星的48层V-NAND器件中集成了512GB存储单元，表示每个NAND芯片是32GB(256GB)。三星的32层(第二代)V-NAND芯片包括10.67GB(85.33GB)。它的第二代与第三代V-NAND有什么不同，不会仅是32层与48层数之间的差异。

TechInsights从单元结构，材料，布局及封装全面进行分析与比较，下面是其中的亮点;

存储器密度及芯片尺寸

图1表示16个48层V-NAND芯片与两个F-Chips封装在一个MCP(multichip package)中,32层V-NAND芯片面积是84.33平方毫米，而48层芯片为99.8平方毫米,如图2所示,表示它的长度更长,面积增加了17.3%。以单位面积的存储器密度计增加到每平方毫米2.57Gb。相比先进制程的2D NAND器件如东芝的15纳米是TLC NAND是1，28Gb/mm平方.

在管芯布局方面的关键不同如下;1),平面NAND存储器阵列的面积,2),位线开关和页缓冲区的面积,3),逻辑及外围电路的面积,及4),增加F芯片。每个管芯有两个区。NAND存储器阵列的面积由48.9平方毫米增加到68.7平方毫米，表示增大40.3%。位线开关电路面积与32层一样，页缓冲区的面积减少20%。逻辑及外围电路面积减少34.8%，换句话说三星大大缩小页缓冲电路与外围电路的面积，可以进一步增加存储器密度及提高管芯的效率。在MCP结构中16芯片堆叠，每个芯片的厚度己由132微米缩减至36微米。

Figure 1. Samsung 48L V-NAND device stacked withsixteen vertically stacked NAND dice and two F-Chips, teardown image(Source: TechInsights)

Figure 2. Comparison die photograph with 32L and 48LV-NAND (Source: TechInsights)

采用Fchip新的结构

在去年ISSCC 2015会上三星提出在NAND闪存MCP中引入嵌入式F Chip结构。总体上SSD的硬件结构是由存储器控制器,NAND闪存及DRAM组成。

.F Chip实现点对点在存储器控制器与F Chip之间的I/O总线的拓扑联结,当在沟道的存根处遭受到不受欢迎的反射时。除此之外,F Chip减少在F Chip到NAND接口的电容负载,通过执行和平均分配在F Chip与NAND之间的两个内部I/O总线。它支持由I/O讯号由存储器，控制器到NAND器件的时间再分配模式。

由于在带异步接口的NAND器件中固有的时序抖动,F Chip同样可减少时间容限。一个F Chip连接8个V NAND芯片,表示在一个16个芯片堆叠结构中嵌入两个F Chip。图3表示在MCP中去除F Chip后的结构图。F Chip包括电路模块,如ROM,DCgenerator,CMD编码器,数据通路,TX/RX及引线键合区。F Chip芯片面积为0.057平方毫米。

Figure 3. F-Chip die removed from Samsung 48L 3DV-NAND MCP (Source: TechInsights)

存储器单元阵列结构与架构

与第二代32层VNAND比较，显然第三代48层VNAND单元结构有更多数量的单元栅，意味着工艺集成具有更大挑战及可控性。硅沟道孔及CSL（common source line）的沟漕付蚀工艺的深宽比分别为约33及26，相比32层V NAND更高。CTF(charge trap flash memory)或者CTL(charge trap layer)通常采用铝基的高k介质阻挡层。

选择晶体管包括SSL( string select line)及GSL(ground select line),dummy gates及bitline strap的设计与上一代一样,但是SEG(silicon epitaxial growth)硅外延的高度减小。32层V NAND器件有三层金属层,而48层V NAND有四层金属层。一个附加的新的金属层(通常称M0)加在CSL/MC层上,可能是为了提高单元设计的效率。

1y nm 2D和48层3D V NAND的成本比较

1y nm 2D平面型NAND,如16nm或15nm MLC/TLC NAND器件，它的存储器单元阵列及外围电路包括well/active/isolation(SA-STI,自对准STI)形或;cell FG/CG及周围栅的形成以及接触与互联(金属和贯孔)形成。显然在2D 平面型 NAND器件制造工艺中需要采用DPT(两次图形曝光),或者QPT(皿次图形曝光),甚至空气栅工艺来作存储器单元阵列中的active,字线及位线的图形。因此在1y nm NAND制造中通常要40-45张掩膜。

另一方面,在32层3D V NAND器件中,采用垂直硅通孔技术( CHT),及20nm的位线 half pitch(用DPT两次图形曝光)需要使用超过50张掩膜,由于反复修整在存储器阵列的边缘要与每个钨接触孔连接的如楼梯状的栅线的图形。而在48层3D V NAND中需要56张掩膜。

尽管48层与32层在存储器结构/材料及单元设计是一样的,但是栅堆叠层数的增加会引起光刻工艺的吞吐量,缺陷及成品率的问题。随着NAND制造商都热切量产48层,64层,96层,甚至128层时提高成品率成为首要任务，以及期望位成本继续呈陡坡的下降。

未来NAND闪存的技术

与3D NAND一样,2D器件的竞争发展也在进行之中。显然2D NAND的尺寸继续缩小可能己达极限,因此主要的NAND供应商如三星，东芝，新帝,美光,英特尔后SK海力士都在攻克3D NAND,通过园柱形沟道把NAND垂直的串在一起。当单元栅堆叠的层数越来越多时,相比2D NAND有望可提供更高的密度，高功能，更高可靠性及更低功耗。时至今日三星的32层及48层3D V NAND及Micron/Intel的32层 3D NAND开始量产供应市场。

东芝,新帝和SK海力士，它们的3D NAND还未量产，比预期的拖长时间。三星领先的32层及48法3D V NAND是基于电荷俘获型闪存(CTF)架构,或者称电荷俘获层(charge trap layer,CTL),采用高k阻挡层及金属栅。CTL是一层非导电层，如氮化硅层，可作为一层绝缘层,它与其它的存储器单元一样,设计用来减少单元与单元的干扰，降低误操作及增加可靠性。

由于3D NAND单元架构对于单元与单元之间的干扰不敏感,因此写入数据速率可大幅提高,功能更佳。编程的步数大幅减少及功耗低。目前48层的3D NAND,相比32层己经非常接近于2D NAND的每位价格曲线。业界正期望未来的64层 3D NAND从价格方面能比过2D NAND。未来3D NAND将继续向64层,96层及128层发展,分析它们的困难在于多晶硅沟道的迁移率,深宽比付蚀，以及缺陷与成品率控制等。

回答开初的问题三星的48层3D V NAND是否仅是垂直的堆叠层数增多？显然不是。除了垂直堆叠层数增加之外,为了提高单元的功能与效率采用多层金属层，新增嵌入式F Chip,并封装在一体，以及减少逻辑与外围电路面积近30%,以及增加芯片效率。是一次十分肯定的3D V NAND集成的进步。

232层3D闪存芯片来了：单片容量2TB，传输速度提高50%

△图源美光科技

堆栈层数就像盖楼房

层数的较量

三星的3D V NAND的堆叠层数由32层提高到48层

关于我们

产品中心

服务与支持