汽车nand编程美光推出首款四端口SSD，为数据密集型自动驾驶和AI智能汽车工作负载提速

发布时间 : 2024-10-05

作者 : 小编

访问数量 : 23

扫码分享至微信

美光推出首款四端口SSD，为数据密集型自动驾驶和AI智能汽车工作负载提速

北京时间4月10日，美光科技宣布，美光车规级4150AT SSD已开始送样。作为全球首款四端口SSD[1]，该产品提供多达四个片上系统（SoC）接口，可实现软件定义智能汽车的集中存储。美光4150AT SSD集多项市场领先特性于一身，例如单根输入/输出虚拟化（SR-IOV）、PCIe 4.0接口和坚固耐用的车规级设计。凭借这些产品特性，美光车规级4150AT SSD将为汽车生态系统提供数据中心级别的灵活性和强大功能。

美光的多端口4150AT SSD支持虚拟化技术，为日益复杂的软件定义汽车提供集中决策新模式

美光嵌入式产品和系统部门副总裁Michael Basca表示：“为实现更高水平的自动驾驶安全性，以AI和先进算法为特性的丰富车载体验对存储系统提出了更高要求。为顺应时代的需求，新型汽车存储模式应运而生。美光与重新定义新一代汽车架构的创新者携手合作，重新开始对存储系统进行构想，推出全球首款四端口SSD——美光4150AT，为汽车行业推出变革性技术提供了亟需的灵活性和强大动力。”

美光4150AT SSD为消费级车辆带来了企业级速度，在4KB传输中实现超过600,000 IOPS（每秒输入/输出操作次数）和100,000 IOPS的随机读取和随机写入速度。随着车辆需要同步处理的任务日益增加，并且它们来自不同系统，例如高级驾驶辅助系统（ADAS）、车载信息娱乐系统（IVI），以及支持AI功能的智能座舱 —— 美光 4150AT SSD[2]凭借优异性能可同时高效管理来自多个SoC的数据流，成为新一代汽车的理想之选。

美光4150AT SSD提供了强大的可定制化功能，设计灵感来自数据中心SSD，但为了应对新一代汽车架构带来的挑战而量身打造了以下功能，包括：

· 支持多端口：作为所有终端市场上首款四端口SSD[3]，美光4150AT SSD可连接多达四个SoC，在提供高度灵活性的同时，可实现单一数据来源。例如，汽车OEM厂商可将一个端口连接到ADAS系统，另一个端口连接到 IVI 系统，每个端口在存储私有数据的同时还能够访问公共的关键地图数据，从而降低每GB存储的成本。由于两个系统可同时访问共享数据，且减少了数据副本冗余，通过这种方式既可提高性能又能消除存储瓶颈。此外，美光4150AT SSD提供的四个端口还可减少对额外存储设备的需求。由于市场现有解决方案通常只能连接到单个SoC，所以常被用于单个汽车系统，导致容量出现闲置。如要将SSD连接到多个SoC，OEM厂商必须使用昂贵的汽车级PCIe交换机。通过多系统集中式存储，美光4150 SSD在简化架构的同时，还能显著提高系统效率。

· 支持虚拟化：美光4150AT SSD的SR-IOV功能最多可支持64台虚拟机（VM），为任务繁重的多主机工作负载提供了高性能。独特的虚拟化技术为单个SoC及其虚拟机提供相互隔离的存储区域，既支持本地数据处理，又能共享存储池，从而最大限度地提高效率。随着汽车SoC越来越多地使用虚拟机来完成包括自动驾驶和车对车通信等不同功能的多任务处理，支持多主机工作负载显得至关重要。SR-IOV功能的优势在于能将虚拟机（VM）的输入/输出（I/O）直接导向SSD硬件，这与典型的半虚拟化形成了鲜明对比——在半虚拟化系统中，输入/输出（I/O）经过软件管理程序才能导入SSD，从而导致延迟。通过绕开软件层，美光4150AT SSD可将随机读取性能提升至高三倍[4]。

· 增强安全性：得益于其独特的虚拟化功能，美光4150AT SSD可帮助汽车制造商提升安全性能。基于SR-IOV虚拟化，每台虚拟机（VM）的数据在硬件上与其他数据相互隔离，既可减少数据或代码泄漏，又可防止黑客对单台虚拟机的攻击危及到其他虚拟机，从而维护关键数据的隐私和安全。

· 可定制耐用模式：美光4150AT SSD采用三层单元（TLC）NAND打造，但经过配置后，可支持单层单元（SLC）和高耐用度（HE-SLC）数据耐用度组，分别提供比TLC强20倍和50倍的耐用度，能够更好地满足独特的数据处理需求。例如，HE-SLC耐用度组可用于重度写入用例，如黑匣子连续数据记录，帮助汽车不断重新记录来自传感器、摄像头和激光雷达的关键数据。在这种每隔几分钟就需要对数据进行编程和擦除的情况下，HE-SLC模式可提供所要求的耐用度，而无需使用DRAM等更昂贵的易失性存储。

· 专为汽车行业的严苛要求而打造：美光4150AT SSD支持汽车安全系统所要求的汽车安全完整性ASIL B等级，采用球栅阵列（BGA）封装，可承受车辆在恶劣环境中可能遭遇的冲击和振动。与美光所有汽车级解决方案一样，该产品可支持车载环境中宽泛的工作温度范围。

美光现已向全球汽车行业客户出样4150AT SSD。该产品容量高达1.8 TB，将助力下一代汽车高效存储AI算法、大语言模型、高级信息娱乐和遥测数据。美光将于4月9日至4月11日在德国纽伦堡国际嵌入式展览会（Embedded World）5-109展位上展出该款 SSD 样品。

[1] 基于美光所做的竞品分析

[2] 数据基于专为 4150AT SSD 设计的三层单元耐用度组

[3] 基于美光所做的竞品分析

[4] 与最多支持两个VM 的无 SR-IOV 功能硬盘相比

(8651080)

用于忆阻应用的混合 2D–CMOS 微芯片

在阅读此文之前，麻烦您点击一下“关注”，既方便您进行讨论和分享，又能给您带来不一样的参与感，感谢您的支持！

文 |史谈c

编辑 |史谈c

前言

一些研究将单层石墨烯集成在硅微芯片上作为大面积（超过500μm）互连并作为大型晶体管（大约 16.5 μm），但在所有情况下积分密度都很低，并且操作单层2D材料具有挑战性，因为转移过程中的原生针孔和裂纹会增加可变性并降低产量。

在这里我们介绍了用于忆阻应用的高集成密度2D-CMOS混合微芯片的制造——CMOS代表互补金属氧化物半导体。我们将一片多层六方氮化硼转移到包含180nm节点的CMOS晶体管的硅微芯片的后端互连上，并通过图案化顶部电极和互连来完成电路。

CMOS晶体管对六方氮化硼忆阻器上的电流提供出色的控制，这使我们能够在小至5.0μm的忆阻器中实现大约53万次循环的耐久性。我们通过构建逻辑门来演示内存计算，并测量适用于实现尖峰神经网络的尖峰时序相关塑性信号。

实现的高性能和相对较高的技术准备水平代表了2D材料在微电子产品和忆阻应用中集成的显著进步。

一、混合2D-CMOS忆阻微芯片的制备

a ，包含CMOS电路的2厘米×2厘米微芯片的照片。b ，c ，包含 5T5 M 细胞的 1 × 1 横杆阵列的微芯片的一部分的光学显微镜图像，如接收（b ）和制造后（c ）。方形焊盘的尺寸为 50 μm × 50 μm。 d-f，用原子力显微镜收集的晶圆上 5 × 5 横杆阵列中通孔的形貌图，如接收（d ）、天然氧化物蚀刻后（e ）和转移 h-BN 片（f ）。

g ，完成的5T5M的1×1横杆阵列的光学显微镜图像，即h-BN转移和顶部电极沉积后。h ，横杆阵列中1T1M细胞的高角度环形暗场横截面扫描透射电子显微镜图像。插图为 20 nm × 16 nm，显示了过孔上 Au-Ti-h-BN-W 忆阻器的横截面 TEM 图像;可以看到H-BN的正确分层结构。比例尺，d –f ，10 μm;克，25微米;H ，600 nm。

由于第四层金属化层的钨通孔直径约为260nm，所得h-BN忆阻器的横向尺寸最多为0.053μm2显示了横杆阵列中1T1M电池（带有顶部Au-Ti电极）的高角度环形暗场横截面扫描透射电子显微镜图像。

通过横截面透射电子显微镜（TEM）确认h-BN堆栈的正确层状结构。显示h-BN片在转移过程中没有破裂;这是使用大约6纳米厚的2D分层材料的一个重要优势，与使用单层2D材料的对应材料相比，它提高了器件和电路的良率。

当我们对几个独立的0.053μm施加斜坡电压应力（RVS）序列时2Au-Ti-h-BN–W结构，其中大多数（大约90%）表现出不稳定的电流波动，并且没有观察到电阻开关（RS）。即使我们施加 11 V，电流也不会达到线性状态（即介电击穿）。

结构显示V.DB在大约 2.5 和 4 V 之间，然后是丝状非易失性双极性 RS（如果施加电流限制为 1 mA 或更高。然而，耐久性只有100个周期左右，主要是由于忆阻器两端的电流可控性差，介电击穿时的过冲。

二、基于h-BN-CMOS的1T1M细胞的电学表征

0.053 μm 的电气特性2Au-Ti-h-BN–W结构，显示不稳定的电流波动和没有稳定的RS（每条颜色线对应于一个具有两个极性的RVS） 。b ，所有独立CMOS晶体管的典型输出特性。c ，在大多数1T1M电池中测量的典型非易失性双极RS，使用Au-Ti-h-BN–W忆阻器和CMOS晶体管（当应用V时）G= 1.1 V）。

d –f ，1T1M 单元的耐久性图，显示写入脉冲持续时间为 1.4 ms （d ）和 1 ms （f ）的大约 0 万个周期和 1 万个周期。e ， R组和 R小时在1T1M电池中，当施加不同持续时间的脉冲电压应力时。

g ，耐久性图显示V处的非易失性双极性RSG= 1 V，用于使用Au–h-BN–W忆阻器的1T1M电池。所有耐久性测试均按照参考文献中描述的推荐表征过程进行。h ，带有Ag-h-BN-W忆阻器的1T1M电池中的电压和电流与时间的关系，显示出低开关能量。

i ，1T1M电池与Au-Ti-h-BN-W忆阻器的STDP特性。在 STDP 表征之前，器件始终调谐到相同的初始电导（下方的箱形图，与右 y 轴相关）。

相反1T1M单元中的CMOS晶体管可以精确控制h-BN忆阻器上的电流，避免电流过冲，从而实现出色的性能。我们通过向栅极施加恒定电压（ V G）和到排水管的 RVS（ V DS），并测量漏源电流（ I DS);CMOS晶体管按预期正常工作。

我们通过在忆阻器的顶部 Au–Ti 电极上应用 RVS 来测量 1T1M 电池，同时保持晶体管的源极端子接地并同时施加恒定的 VG.当使用V将一系列RVS施加到Au-Ti-h-BN–W结构的顶部电极上时G= 1.1 V，大多数 1T1M 电池显示非易失性双极性 RS。

高状态电阻（R小时大约 200 MΩ 和 R组大约 200 KΩ）——有利于降低功耗——两种状态下电流的非线性和渐进状态转换表明 RS 是非灯丝式的。我们确实看到了一个激活过程，因为第一个RVS略微增加了器件的电导（即，软化了h-BN堆栈，图中的蓝线。

可以使用不同的顶部电极调整1T1M电池的性质。当使用Au电极时，器件在较低的状态电阻下显示出可靠的开关，以及更短的开关时间（t）和更低的开关能量（E），当使用Ag电极时，这些值可以降低到t设置= 680 ns， t重置= 60 ns， E设置= 21.11 pJ 和 E重置= 1.41 pJ）。

这些观察结果背后的原因是缺乏界面Ti层（容易吸收氧气，增加面外电阻）以及Au的较高导电性和扩散率。

X+和银X+离子14，在使用Au-Ti电极的h-BN-CMOS 1T1M单元中观察到的性能可能使它们能够覆盖存储器层次结构中NAND闪存和DRAM之间的利基应用（例如持久存储器），并且当使用Au或Ag电极时，它们的性能可能对物联网中的低功耗专用集成电路有效。

基于上述测量的性能指标，混合2D-CMOS 1T1M单元显示出良好的数据计算潜力。高 R小时/R组电阻状态随时间变化的比率和稳定性使我们能够利用 5D-CMOS 5T2M 单元的 1 × 1 交叉阵列的内部连接来实现内存计算操作。作为概念验证，我们实现了“或”和“暗示”操作，尽管通过定制设计修改设备之间的互连可以很容易地实现更复杂的操作。

虽然通过硬件实现可靠的基于2D材料的忆阻SNN，但能够与最先进的开发竞争，由于这些材料的成熟度较低，尚无法实现，我们可以分析由忆阻器制成的SNN的性能，这些忆阻器具有如图所示的STDP特性。

首先我们拟合图中测量的STDP数据。包括设备间变异性，使用指数衰减模型来实现学习规则。之后我们模拟一个SNN来展示无监督学习能力。并通过对修改后的国家标准与技术研究院（MNIST）手写数字数据库中的图像进行分类来对其进行基准测试。我们使用完整的MNIST数据集训练SNN，并评估每1张图像的准确性。

显示了这种类型的SNN的主要三个品质因数（即突触权重随训练图像数量的演变，网络的混淆矩阵以及训练精度与训练图像的数量），所有这些都表明性能优异。为了考虑设备的可变性，我们考虑了一个具有3次迭代的蒙特卡罗模拟，该模拟随机化了STDP图的指数拟合和突触的初始值，并且在准确性中观察到的偏差非常低。

三、使用基于CMOS-h-BN的1T1M单元实现SNN。

所考虑的SNN的结构，每个MNIST图像被重塑为784×1列向量，像素的强度根据输入神经元的放电频率进行编码。唯一可训练的突触是那些连接输入层和兴奋层的突触，并且它们使用基于CMOS-h-BN的1T1M细胞的STDP特征进行建模。

神经元只有在训练后才被标记。然后这些标签神经元分配与神经元的放电模式一起馈送到决策块，以推断输入中呈现的图像的类别。b ，在训练400个兴奋性和/或抑制性神经元的情况下，输入层和兴奋层之间突触连接的演变。红色方块标识以 784 × 28 表示排列的 28 个突触。

c ，混淆矩阵，指示数据集中每个类的分类精度。d ，分类精度作为包含 400 个兴奋性和/或抑制性神经元的神经网络呈现的训练图像数量的函数。

误差线显示每个精度点的 50 次蒙特卡罗模拟运行的标准偏差。e ，提出的神经元 - 突触 - 神经元块的电路图，结合了基于h-BN的1T1M细胞和CMOS电路。颜色表示完整的神经元（灰色框），核心块（浅蓝色框）和单个构建块（浅红色框）。

f ，应用于基于CMOS-h-BN的1T1M的突触前和突触后信号的SPICE模拟。g ，神经元膜电位的SPICE模拟。由于自适应点火阈值，点火事件逐渐彼此分离。

我们还提出了一种CMOS电路，用于基于h-BN忆阻器的电子神经元的硬件实现。 它能够解释自适应烧结阈值和烧成后的不应期（突触前和突触后迹线以及膜电位的演变，通过SPICE模拟。

笔者观点

如今很少有商业电子产品已经包含2D材料，而那些包含<>D材料的产品使用非常低的集成密度（超过 100 μm2每个设备）- 因为在较大的设备中，2D 材料中的局部缺陷并不那么有害。

我们的混合2D-CMOS微芯片还远未准备好投入生产，但我们可以肯定地说，我们的工作代表了基于高集成密度的2D材料电子设备或电路中有史以来最高的性能和技术准备水平。连接到CMOS晶体管的h-BN忆阻器的电气特性比独立的h-BN忆阻器高出几个数量级和连接到基于2D材料的晶体管的h-BN忆阻器。

与1D材料领域的其他原型相比，切换设备所需的电压（从±4.5到±2 V）较低（甚至超过20 V）但仍高于 180 nm CMOS 节点上使用的。

不过这并不是这项技术发展的障碍，因为有许多商业微芯片在更高的电压下工作;所有闪存都是如此（最先进的 3D-NAND 闪存编程在 20 V 左右）， 以及用于汽车应用的所有双极CMOS微芯片（需要高达40 V）使用在不同电压下工作的器件制造晶圆的策略很普遍，以及许多公司，提供在大于 180 V 的高压下工作的 18 nm CMOS 技术版本。

参考文献

Akinwande, D. et al. Graphene and two-dimensional materials for silicon technology. Nature 573, 507–518 (2019).

The International Roadmap for Devices and Systems (IEEE, 2021); https://irds.ieee.org/editions/2021.

Goossens, S. et al. Broadband image sensor array based on graphene–CMOS integration. Nat. Photon. 11, 366–371 (2017).