nand 电路 EUV光刻机，大结局？

发布时间 : 2024-11-27

作者 : 小编

访问数量 : 23

扫码分享至微信

EUV光刻机，大结局？

导语：瑞利判据一直是光刻机发展的根本遵循，被光刻产业界奉为“金科玉律”。同时，公开发表的“突破瑞利判据”的理论与实验学术论文数以万计，成就了诸多的“全球高被引科学家”。那么，瑞利判据的尽头，BEUV（Beyond Extreme Ultraviolet，超越极紫外）光刻机是否会演化成光刻机的大结局？BEUV光刻机的商业化进程又面临哪些挑战？

前言

芯片号称现代社会的“工业粮食”，是信息产业的基石。自1958年集成电路诞生之日以来，芯片产业日益成为国民经济和社会发展的战略性、基础性、先导性产业。芯片深刻地改变了人类的生产生活方式，从手机、家电、汽车等以大众消费者为导向的C端产品，到医疗设备、电力、交通运输、电信、电子政务等以业务为导向的B端产品，再到国防领域中的卫星、导弹、航母等装备，都离不开小小的芯片。所谓的“三百六十行，行行用芯”。

一颗芯片的诞生流程极其漫长，经历重重考验，可分为芯片设计、前道工序（芯片制造）和后道工序（封测）三个环节。前道工序是芯片产业链的核心环节，是指根据芯片设计版图，采用乐高盖房子方式，以晶圆作为地基，在晶片或介质基片上进行扩散、薄膜、光刻、刻蚀、离子注入、化学机械抛光(CMP)、金属化、量测等工序，层层往上叠的芯片制造流程，最终将芯片设计公司设计好的电路图移植到晶圆上，并实现预定的芯片电学功能。

前道工序九大设备主要包括：扩散炉、薄膜沉积设备(包括PECVD、LPCVD、ALD等)、光刻机、涂胶显影机、刻蚀机、离子注入设备、CMP、量测设备和清洗设备。

芯片的内部结构（左）及晶圆（右）。

在芯片制造流程中，光刻技术水平直接决定了芯片的最小线宽，定义了半导体器件的特征尺寸，直接决定芯片的制程水平和性能水平。毫无疑问，光刻工艺是芯片制造流程中技术难度最大、成本最高、周期最长的环节。先进技术节点的芯片制造需要60-90步光刻工艺，光刻成本占比约为30%，耗费时间占比约为40-50%。

光刻机则是前道工序九大设备之首，在芯片生产线总投资的占比约为20%。光刻机集成了物理学、超精密光学、精密仪器、高分子物理与化学、数学、材料、自动控制、流体力学、高精度环境控制、软件等40多个学科的最新科学成就，在60余年的发展历程中, 光刻机（包括其零部件）不断挑战人类超精密制造装备的极限，被誉为“现代光学工业之花”，芯片产业 “皇冠上的明珠”。

瑞利判据一直是光刻机发展的根本遵循，被光刻产业界奉为“金科玉律”。当前的光刻机发展已经进入高NA(Numerical aperture，数值孔径)的EUV光刻时代，制程可达2nm及以下，预计2025年开始量产。

那么，后NA EUV光刻机将如何演化？BEUV（Beyond Extreme Ultraviolet，超越极紫外）光刻机是否会演化成光刻机的大结局？

瑞利判据的诞生

要回答这些问题，首先不得不回顾一下瑞利判据的前世。

这不得不提到三位杰出的科学家：英国皇家天文学家乔治·比德尔·艾里（George Biddell Airy，1801年-1892年）、德国物理学家恩斯特·阿贝（Ernst Abbe，1840年-1905年）和英国物理学家瑞利(J.Rayleigh,1842年-1919年)。

1835年，乔治·比德尔·艾里在一篇“On the Diffraction of an Object-glass with Circular Aperture”的论文中对圆孔衍射进行了理论解释，第一次明确给出衍射极限概念。

基于光的衍射特性，一个无限小的理想光点，通过任何尺寸的“完美”镜头（实际上每个镜头都具有限定的孔径, 都具有像差）成像后，也会形成一个弥散的图案，即一个明暗相间的圆形光斑。其中以第一暗环为界限的中央亮斑称作“Airy斑”。简而言之，Airy斑中心是一块明亮区域，周围是一系列亮度不断降低的同心圆环。

无限小的发光点通过透镜成像系统后，形成“Airy斑”

1863年，恩斯特·卡尔·阿贝成为耶拿大学一名讲师 (Privatdozent)。1866年，蔡司(Carl Zeiss, 1816年—1888年) 聘请当时年仅26岁的阿贝作为独立研究员，从事光学显微镜的设计和研究。需要指出的是，阿贝的物理讲座也需要蔡司公司制造的光学仪器。1872年，阿贝辞去了耶拿大学的工作，正式加盟蔡司公司。

1873年，阿贝基于“Airy斑”原理，提出了“Abbe光学衍射极限理论”（Diffraction limitation），分辨率定义为：

其中，λ是光波长，n是样品与显微物镜之间介质的折射率，是显微物镜的孔径角。

阿贝是首位定义数值孔径术语的科学家。具体来说，NA=nsin, 是透镜成像系统的数值孔径。因此，分辨率也可被定义为:

简而言之，传统光学显微镜能够探测到的物体最小细节是光波长的一半。该经典的公式被刻于阿贝墓碑上。

恩斯特·阿贝的墓碑

1884年，阿贝和奥托·肖特（Friedrich Otto Schott，1851年－1935年）在耶拿创建肖特玻璃厂。

众所周知，当前，EUV光刻机的镜头系统由蔡司公司所制造，镜头系统采用的超低热膨胀玻璃来自于肖特公司。

1896年，英国物理学家瑞利以“Airy斑”理论为基础，对“Abbe光学衍射极限理论”进行了进一步的延伸和细化，建立了“瑞利判据”(Rayleigh Criterion)。如果一个点光源的衍射图像的中央最亮处刚好与另一个点光源的衍射图像第一个最暗处相重合，瑞利认为这两个点光源恰好能被这一光学仪器所分辨。

瑞利判据示意图

“瑞利判据”是第一个明确给出了光学仪器分辨本领的准则。在此准则下，光学仪器的分辨率为：

瑞利判据通常使用在光学成像的领域,包括显微镜、望远镜、摄影和其他光学成像设备，用于目前各类光学仪器的最高空间分辨率的计算公式。瑞利判据为我们提供了一个判断物体细节是否可以被光学显微镜分辨的标准，同时也指导我们如何提高显微镜的分辨率，例如通过选择更短的辐射波长、提高折射率或使用具有更大半孔径角的显微镜等方法。

瑞利的研究工作涵盖了电学、声学和光学等多个领域。1904年，诺贝尔物理学奖授予瑞利，以表彰他在研究最重要的一些气体的密度以及在这些研究中发现了氩。

光刻机的瑞利判据公式如下：

其中，CD是光刻图形的特征尺寸，光学系统在晶圆上可实现的最小线宽，即光刻机的分辨率，k1是工艺因子，DoF是光刻焦深，k2是工艺因子。

至此，瑞利判据是波长和数值孔径的表达式，它描述了光刻机衍射极限系统中的分辨率极限，成为了光刻机发展的根本遵循，近60年来，一直被光刻产业界奉为“金科玉律”。

瑞利判据下光学光刻机的演进

瑞利判据表明，物体上两点之间的距离大于某个特定值时才会被分辨。这个特定值与入射光的波长和数值孔径NA有关。在光刻过程中，分辨率的极限直接决定了光刻机能够制造的最小特征尺寸。光刻机的设计师和工程师们必须根据瑞利判据来优化光刻机的设计与制造，以提高光刻分辨率极限，使光刻机能够区分的两个点之间的距离越来越小。根据瑞利判据，提高单次光刻分辨率的方法主要有以下三种途径：

1、缩短曝光波长；

2、增大投影光刻物镜的数值孔径NA；

3、减小光刻工艺因子。

除了分辨率之外，焦深DoF也是一个关键参数。在实际的光刻过程中，光刻机镜头会有一个焦点，而在这个焦点的周围存在一个晶片表面可以在垂直方向上移动的范围，只要光刻胶（即感光层）的厚度在这个范围内，那么整个胶层都能得到清晰的曝光，不会导致光刻分辨率出现显著的下降。

一般来说，光刻的分辨率越高，焦深越小。也就是说，光刻允许的工艺容差就越小。在实际操作过程中，晶片的表面位置有纳米尺度的变动，也会导致图案的细节部分变得模糊，对光刻结果产生显著的影响。这对光刻机的调平调焦系统提出了更为苛刻的要求。

第一种提高光刻分辨率途径，光刻机的波长已经经历了从435nm（G-线）、365nm（I-线）、248nm（深紫外，DUV）、193nm（ArF，干式和水浸没式）到目前的13.5nm（极紫外，EUV）的发展历程。

光学光刻机的演进

第二种提高光刻分辨率途径，数值孔径NA越大，收集的衍射束就越多，光刻分辨率就越高。DUV光刻机投影透镜的数值孔径NA也从0.4增大到0.93，在193nm浸没式光刻机中，由于晶圆和透镜之间填充了水，数值孔径NA可以高达1.35。对于EUV光刻机，数值孔径NA则从0.33提高到了0.55。

第三种提高光刻分辨率途径，光刻系统分辨率的提高还可以通过优化工艺参数来实现。例如，离轴照明、计算光刻和光刻胶工艺，等等，用于减小工艺因子k1。单次光刻k1反映了光刻工艺中的实际情况，其理论极限是0.25。

为了进一步缩小工艺因子k1，多重曝光技术也被提出来。理论上，“193nm水浸没式技术”+“多重曝光”可以应用于3nm节点的芯片生产。但是实际上，当芯片进入7 nm节点，工艺复杂度直线上升，其工艺步骤是EUV光刻的5倍，光刻次数是EUV光刻的3倍，从而造成了难以解决的“80%的芯片良率”问题。而80%的芯片良率通常是芯片工厂实现盈利的标准。

单次EUV光刻与多重曝光的水浸没式193nm光刻结果对比

2023年前，ASML最先进的EUV光刻机是TWINSCAN NEX:3400C和TWINSCAN NEX:3400D，售价约为1.7亿欧元。其NA只有0.33，对应的分辨率为13nm，可以生产金属间距在38-33nm之间的芯片。

ASML公司型号为TWINSCAN NEX:3400D的EUV光刻机

2023年12月，ASML研发的高NA EUV光刻机送达英特尔公司位于美国俄勒冈州的D1X工厂进行安装，该工厂已经成为英特尔公司最前沿研究的基地，也是该公司开发每一代芯片技术的地方。

TWINSCA NEX: 5000的高NA EUV光刻机即将进入芯片生产

2024年2月10日， ASML向媒体展示了该高NA EUV光刻机，型号为TWINSCAN EXE:5000，NA达到了0.55，单次光刻分辨率达到了8nm，售价高达3.5亿欧元（约合27亿元人民币）。英特尔公司已完成Intel 18A（1.8nm）和Intel 20A（2nm）制造工艺的开发。上述芯片工艺或将有部分利用高NA EUV光刻机。除了英特尔公司以外，台积电、三星电子、SK海力士、美光等头部晶圆厂商均在积极抢购或者有意向采购ASML新一代的高NA EUV光刻机。

ASML公司型号为TWINSCA NEX: 5000的高NA EUV光刻机

毫无疑问，目前为止，瑞利判据依然是光刻机发展的根本遵循。

瑞利判据的科学与实验突破

瑞利判据是一片笼罩在显微成像和光刻技术研究者头顶的阴霾。进入21世纪，多种超分辨成像技术打破了衍射极限的限制，突破了瑞利判据，带来了一场新的显微成像技术革命。

在显微成像领域里，典型的超衍射极限成像技术主要分为三大类：结构光照明显微成像技术（Structured illumination microscopy，SIM）、受激发射损耗显微成像技术（Stimulated emission depletion，STED）以及单分子定位显微成像技术（Single molecule localization microscopy，SMLM）。其中最为有名的是STED成像技术。1994年，德国马克斯普朗克生化研究所教授Stefan W.Hell在《Optics Letters》杂志上发表STED理论。鉴于此杰出工作，Stefan W.Hell教授获得了2014年度的诺贝尔化学奖。

STED成像技术源于爱因斯坦的受激辐射理论，是一种超分辨荧光成像技术。其基本原理可以理解成：既然衍射效应引起弥散斑，那就找块“橡皮”把弥散斑边缘擦除掉，这样就可以突破瑞利判据了。

STED技术原理图

超分辨成像的目的是将微小的物体放大，以供人类观察。但实际上，反过来的光刻过程（投影缩小）也是可行的。受STED成像技术的启发，2009年，光刻技术研究者提出了基于单色边缘抑制的快速超分辨直写光刻技术。一束532 nm的飞秒激光用作 “铅笔光”，形成实心光斑，实现光刻胶的双光子吸收激发聚合；另一束532 nm的连续激光用作 “橡皮光”，形成空心暗斑，实现单光子吸收抑制聚合。这两束光斑嵌套在一起，就能起到超分辨光刻的效果，目前已经可实现最小线宽36 nm和最小分辨率140 nm的超分辨刻写。

单色边缘抑制直写光刻系统

表面等离子体超分辨光刻通过调制表面等离子体透镜的物图形衍射的频谱分布，结合操控像平面处电场分量，实现倏逝波放大增强，将物体的像变成近场倏逝波的形式用于光刻。表面等离子体超分辨光刻理论上又不受到瑞利判据的限制。由于表面等离子体的等效波长可以达到X射线量级，可以在i线实现22nm以下的光刻效果，是传统衍射极限的0.24倍。

发表在SCIENCE 杂志上的表面等离子体超分辨光研究结果

纳米压印光刻（Nanoimprint lithography，NIL）设备也是突破瑞利判据的重要途径。其原理非常简单，采用传统机械模具微复型原理，类似于印刷技术，将光刻胶涂在晶圆上，然后压上印有特定图案的印模，直接通过压印形成复杂的2D或3D图案。

纳米压印光刻与传统光刻对比

2023年10月13日，日本佳能公司宣布推出可以制造尖端芯片的纳米压印设备FPA-1200NZ2C。日本佳能公司称该设备可实现最小线宽14nm的图案化，相当于5nm节点。随着掩模技术的进一步改进，NIL有望实现2nm节点。该设备因为不使用镜头，所以光刻工艺成本 “将比ASML的EUV少一位数”，耗电量也会减少90%。

普遍认为，NIL技术被视为传统光刻技术的替代解决方案，在3D NAND 集成电路领域可实现更低成本的芯片量产。

BEUV光刻机技术的提出

国际设备和系统路线图 (IRDS)由产业界、政府和学术界共同制定。IRDS仍保持国际半导体技术路线图(ITRS)的工作模式,每隔一年发布一个新的15年路线图,并每年更新。IRDS是芯片产业发展的风向标。

IRDS给出了2037年光刻技术的发展需求。尽管目前ASML最新型号的Twinscan EXE:5000的EUV光刻机勉强能满足需求。但是，由于多层反射器具有高反射率的角度范围有限，TWINSCAN EXE:5000 EUV光刻机在扫描方向上的缩小倍率是8:1，而在垂直方向上的缩小倍率维持在原来的4:1。这导致晶片上的最大曝光场尺寸为26毫米×16.5毫米，原来的NA为0.33的EUV光刻机的最大曝光场尺寸为26毫米×33毫米，这对制造大面积芯片以及EUV光刻机产率都有较大影响。

IRDS对光刻技术发展的需求

IRDS也给出了2037年光刻机的发展预测。从长远来看，一方面，有更高NA（比如NA提高到0.70）的EUV光刻机和波长为6.X nm的BEUV（Beyond Extreme Ultraviolet，超越极紫外）光刻机两种选择。后者的可能性更大一些，主要原因是同等分辨率下，波长为6.X nm 的BEUV光刻机比波长为13.5nm的EUV光刻机具有更大的焦深DoF，带来更大的工艺容忍度。

IRDS给出的光刻技术发展路线图

BEUV光刻机技术面临的挑战

从长远来看，BEUV光刻机的研发可以充分继承前期EUV光刻机的研发成果。但是也面临一些新的技术挑战，主要包括6.X nm光源、6.X nm多层膜和6.X nm光刻胶。

BEUV光刻机充分继承前期EUV光刻机的研发成果

当前，产生 EUV 光源的方式有激光等离子体（laser produced plasma, LPP）、基于相对论电子束的各类加速器光源（包括同步辐射光源、自由电子激光器、稳态微聚束等）、放电等离子体（DPP）和激光辅助放电等离子体（LDP）、高次谐波EUV光源等。

目前商用的 EUV光刻机采用的是激光等离子体EUV光源。其原理是通过高强度激光与靶材的相互作用，使靶材吸收高能，而被加热气化并产生高温等离子体，从而产生 13.5nm的EUV光源，ASML公司商用化的EUV光刻机光源采用了双脉冲激发方案，分别对锡滴进行成形和电离。首先，1微米波长的皮秒预脉冲激光精准轰击迅速通过的直径约为27微米的锡液滴，使液滴膨胀，扩散成高密度的圆顶状分布；紧接着，重复频率 50kHz、直径为几百微米的主脉冲二氧化碳（CO2）激光器光斑再次精准轰击膨胀后的锡液滴，通过CO2激光器激发等离子体物理机制产生EUV光。

EUV光刻机光源的双脉冲激发方案

为获得高亮度的6.X nm波长光源，目前使用波长为1030 nm的Yb:YAG脉冲激光设备照射钆(Gd)靶材产生等离子体，研究结果表明，Gd等离子体的BEUV转换效率仅为0.47%。

目前实际EUV光刻机中的EUV转换效率约为5%左右。简而言之，BEUV光刻机中的BEUV转换效率比EUV光刻机中的EUV转换效率低将近一个数量级！当前一台EUV光刻机每天的耗电量为3万度，而BEUV光刻机则可能达到30万度！

EUV光刻机光源

当然，基于钆(Gd)、铽(Tb)、铝(Al)、镁(Mg)和镁-铜-钆合金(Mg65-Cu25-Gd10)等靶材激光等离子体的6.X nm光源还在研发中，BEUV转换效率应该还有提升的空间。

6.Xnm多层膜的设计与传统的EUV多层膜设计类似，均起源于薄膜干涉理论。但是，当前已经商业化13.5 nm波段的Mo/Si多层膜的反射率最高可以达到69.5%，寿命为30000小时。理论上，La/B是优秀的6.X nm多层膜系结构，其理论反射率能达到78%以上！但是，实际上，6.Xnm多层膜的反射率研究结果却令人大跌眼镜，不足60%!这将大大增加了投影光学中掩模和反射镜的热量，加速6.Xnm多层膜反射镜的老化和性能衰减。

6.Xnm多层膜反射率测试系统

EUV光刻胶面临的一个关键问题是随机效应。EUV光刻胶的EUV光子吸收和二次电子散射本质上都是随机事件。随机效应会导致缺陷，包括特征尺寸不均匀和边缘粗糙，甚至接触缺失、桥联等严重缺陷。BEUV光刻胶面临的随机效应更为严重，主要原因是更短波长下的光子吸收噪声水平将明显上升。

几点关于BEUV光刻机技术的看法

以下是作者几点关于BEUV光刻机技术的看法，需要特别指出的是，这些观点仅代表作者本人的。

1、艾里、阿贝和瑞利的研究成果导致了瑞利判据的产生。瑞利判据广泛应用于显微镜、望远镜、摄影、光刻机等光学设备。为人们提供了一个判断物体细节是否可以被光学设备分辨的标准。

2、进入21世纪，公开发表的“突破瑞利判据”的理论与实验学术论文数以万计，成就了诸多的“全球高被引科学家”。多种超分辨成像技术打破了衍射极限的限制，突破了瑞利判据，带来了一场新的显微成像技术革命。

3、但是，这些“突破瑞利判据”的显微成像技术尚未实现大规模商业化。遵循瑞利判据的传统显微镜（分辨率约200nm）仍然广泛应用于科研、工业生产、医疗、教育等众多领域，其市场规模逼近100亿美元，而且呈现出快速发展的趋势，市场规模不断扩大。

4、近60年来，瑞利判据一直是光刻机发展的根本遵循，一直被光刻产业界奉为“金科玉律”。光刻机的波长已经经历了从435nm到目前的13.5nm的五代跨越，EUV光刻机的数值孔径NA也从0.33提高到0.55，其极限分辨率达到8nm。

5、但是，高NA EUV光刻机的发展仍然面临诸多挑战，除了高达3.5亿欧元的售价外，技术层面仍然有诸多令人难以接受的缺点，尤其是最大曝光场尺寸仅为26毫米×16.5毫米，这对大面积芯片及产率影响较大，使光刻“面积墙”问题更为突出。

6、瑞利判据限制是光刻技术发展的原理性障碍，是一片笼罩在光刻技术研究者头顶的阴霾。为此，多种超分辨光刻技术正在研究之中，但是商业化前景尚不明朗。纳米压印技术初步展现了在3D NAND领域的应用前景，但是在逻辑芯片中的应用前景尚不乐观。

7、根据瑞利判据，波长为6.X nm的BEUV光刻机是2037年后延续摩尔定律的重要选择之一。同等分辨率下， BEUV光刻机比EUV光刻机具有更大的焦深，带来更大的工艺容忍度。

8、BEUV光刻机技术上远未成熟，包括更高BEUV 转换效率的6.X nm光源、更高反射率和更长寿命的6.X nm多层膜，还有减轻随机效应的6.X nm光刻胶。

9、尽管BEUV光刻机技术上远未成熟，但是能否商业化，与其说取决于技术上的突破，不如说取决于摩尔定律延续的必要性。其原因是逻辑芯片通过堆叠方式进行性能扩展的研究进展也在不断取得进步。

10、BEUV光刻机充分继承了前期EUV光刻机的研究成果，毫无疑问，作为目前唯一能量产EUV光刻机的公司，ASML公司在BEUV光刻机研发中占据了极具优势的位置。

干货TTL电路详细讲解，工作原理+电路图，图文结合，轻松搞定

大家好，我是李工，创作不易，希望大家多多支持我。今天给大家分享的是：TTL电路的分析 、TTL电路工作原理 、TTL电路使用方法 。

一、TTL电路是什么意思?

TTL 是一种集成电路 ，通过使用双极晶体管来执行逻辑功能以提供开关功能 。TTL 设备最重要的特性是门的输入在未连接时将为逻辑高电平 (1) 。

该技术用于设计和制造集成芯片，其中包含逻辑门和双极晶体管、电阻和二极管。TTL 设备解决了DTL中因使用晶体管代替二极管而出现的容性负载问题和速度问题，提供更好的噪声抑制 和容性负载特性 。具有 10ns 的传播延迟和 10mW 的功耗。

二、TTL 逻辑电平

我们使用的大多数系统都依赖于 3.3V 或 5V TTL 电平。TTL 是晶体管-晶体管逻辑 的缩写。由双极晶体管构建的电路来实现切换和保持逻辑状态 。

对于任何逻辑系列，阈值电压电平是必须要了解的一个点。以下是标准 5V TTL 电平的示例：

V OH ——TTL 设备将为高信号提供的最小输出电压电平。V IH -- 被视为高电平的最小输入电压电平。V OL -- 设备将为低信号提供的最大输出电压电平。V IL——仍被视为低电平的最大输入电压电平。

从上图中可以看到最小输出高电压（VOH）为2.7V。这意味驱动高电平设备的输出电压至少为2.7V 。最小输入高电压 (V IH ) 为 2 V，意味着基本上2V以上的电压都将作为逻辑1 （高）读入TTL设备。

应该还可以注意到一个设备的输出与另一个设备的输入之间存在0.7V的缓冲，被称为噪声容限。

同样，最大输出低电压 (V OL ) 为 0.4 V，发出逻辑0的设备将低于0.4V。最大输入低电压 (V IL ) 为 0.8 V，意味着低于0.8V的输入信号在读入设备都是逻辑0 。

如果电压介于 0.8 V 和 2 V 之间会怎样？这个电压范围是不确定的，会导致无效状态，通常称为浮动。如果在设备上的输出引脚在此范围内“浮动”，则无法确定信号会产生什么结果，可能会在高电平和低电平之间任意反弹。

三、TTL电路如何工作？

下面为标准TTL逻辑门的电路图 ，正 NAND 门功能，如下图所示。这种标准的TTL逻辑电路在某些情况下与二极管-晶体管逻辑（DTL）电路有关。

具有 2 输入与非门的 TTL 电路

从上图可以看出，T1是输入三极管 ，在开关时间上有优势。晶体管 T2 是分相器 ，晶体管 T3 和 T4 提供图腾柱输出 。该 TTL 电路具有极低的输入阻抗、高扇出和更好的抗噪性，并且能够进行高电容驱动。

当输入 A 和 B 为高电平时，晶体管 T2 和 T3 导通并充当共发射极放大器。晶体管 T4 和发射极处的二极管正向偏置，并且流过的电流量可以忽略不计。输出为低电平，代表逻辑 0。

当两个输入均为低电平时，二极管 D1 和 D2 正向偏置。由于 5V 的电源电压 VCC，电流通过 D1 和 D2 以及电阻 R1 流向地面。R1 中的电源电压下降，晶体管 T2 关断，因为它没有足够的电压来导通。因此，晶体管T4也因T2截止而截止。晶体管 T3 导通（高电平）并充当射极跟随器。输出为高电平，代表逻辑 1。

当输入 A 和 B 中的任何一个为低电平时，二极管就会由于低输入而正向偏置。整个操作与上述相同。因此，输出为高电平（逻辑 1）。

四、TTL电路电路使用方法

TTL 有不同的类型，如下所示：

标准TTL电路快速TTL电路肖特基TTL电路大功率TTL电路低功耗 TTL电路高级肖特基 TTL电路

下面介绍几招那个TTL电路：

1、标准TTL电路

下图显示了标准TTL与非门的内部结构和特性 。它的与非门是四路二输入型 。有四个5400/740电路。简单来说，这种类型的 TTL 电路的工作原理如下。

标准TTL与非门

图中所示的 Q1 是一个双发射极NPN晶体管， 这种类型的与非门类似于两个晶体管，它们的基极和发射极端子连接在一起。命名为D 2和D 3的二极管用于限制本质上为负的输入电压。

2、低功耗 TTL电路

低功耗TTL电路 实现了较低的功耗和耗散。尽管完成操作的速度有所降低。上图是使用与门制作的低功耗TTL 。这里用到的与非门是74L00或54L00型的，这种类型的 TTL 的结构几乎与标准 TTL 的结构相似，只是电阻值更高。对于这个增加的电阻值，电路的功耗降低了。

低功耗 TTL电路

3、大功率TTL电路

与低功率 TTL 不同，高功率 TTL 是标准 TTL 的高速版本 。这种类型的 TTL 的运行速度比前面讨论的要快。其功耗高于之前讨论的其他 TTL。下图是高功率 TTL 与非门 。与非门是 74H00 或 54H00 类型的四路二输入。与标准 TTL 非常相似，只是 Q 3晶体管和 D 1 二极管组合已被 Q 3、 Q 5和 R 5的排列所取代。这种类型的 TTL 的运行速度更高，功耗也更高 。

大功率TTL电路

4、肖特基TTL电路

肖特基 TTL电路 用于加快操作时间 。这种类型的 TTL 提供的速度是高功率 TTL 提供的速度的两倍。两个 TTL 的功耗相同，没有额外的功耗 。下图表示基于 NAND 的基本肖特基 TTL 图。

电路图与大功率TTL非常相似，这里缺少大功率TTL的Q晶体管。用于这种TTL的肖特基晶体管是一个基极和集电极由肖特基二极管连接的双极型晶体管 。

肖特基TTL电路

五、TTL电路正确接线图

这里从TTL电路输入和输出来看：

1、输入

标准2输入TTL电路标准3输入TTL电路

2、输出

TTL图腾柱输出TTL集电极开路输出TTL三态门输出

1、标准2输入TTL电路

下图为2输入TTL与非门的电路图 。它有四个晶体管Q 1、Q 2、Q 3和Q 4。晶体管 Q 1 在发射极侧有两个输入端 。三极管Q 3和Q 4组成输出端 ，称为图腾柱输出。

标准2输入TTL电路

2 输入 TTL 与非门的电路可能看起来很复杂。我们可以通过考虑 2 输入 NPN 晶体管的二极管等效来简化其操作，如下图所示。

标准2输入TTL电路

在图中，二极管DA和DB代表晶体管Q 1的2输入发射极结 。二极管 DC代表晶体管 Q2的集电极-基极结。

当输入 A 和 B 均为低电平时，两个二极管均正向偏置。因此，由于电源电压 +V CC = 5 V 而产生的电流将通过 R 1 和两个二极管 D A 和 D B 流向地面。

电源电压在电阻 R 1中下降，不足以导通晶体管 Q 2。随着 Q 2打开，晶体管 Q 4也将截止。但是晶体管Q 3被拉高。由于 Q 3是射极跟随器，因此端子的输出也将为高电平，即逻辑 1 。

当任何一个输入（A 或 B）为低时，具有低输入的二极管将正向偏置。将发生与上述相同的操作，在这种情况下，输出将为高电平。

当输入 A 和 B 均为高电平时，发射极-基极结处的两个二极管都将反向偏置。集电极-基极结处的二极管 D C正向偏置。它将打开晶体管 Q 2。随着Q 2导通，晶体管Q 4也将导通。

输出端的两个晶体管都将导通，因此终端输出将具有低电平，这被视为逻辑 0。

2、标准3输入TTL与非门电路

下图为标准3输入TTL与非门电路 。这与我们在2输入TTL与非门电路中差不多，只是这里输入晶体管Q 1具有三个发射极而不是两个 。工作原理与 2 输入 TTL 与非门相同。

、标准3输入TTL与非门电路

3、TTL图腾柱输出电路

在下图所示的电路中，阴影部分表示图腾柱输出 。三极管Q 3、Q 4、二极管D和限流电阻R 3构成TTL的图腾柱输出结构。

标准图腾柱输出，TTL电路具有以下特点和优势：

1、由于延迟时间短，与 DTL 相比，它们的运行速度相当高2、抗噪性低（0.4V）3、每个门的平均传播延迟为 10 纳秒 (ns)4、平均功耗为 10mW5、它的最大扇出为10，这意味着一个输出可以驱动另外10个TTL输入6、其他数字电路的接口很容易。7、与二极管相比，其中应用的多发射极晶体管占用的空间相对较小8、该系列价格相对便宜，市场上大量供应9、应用简单易行10、图腾柱晶体管在二进制 1（高）状态下提供非常低的输出阻抗11、TTL 设备是兼容的（即一个 TTL 设备的输出可以作为输入提供给另一个 TTL 设备。在这种情况下，第一个设备称为驱动器，而第二个称为负载）

4、TTL集电极开路输出电路

TTL逻辑的集电极开路输出 配置如下图所示。在此配置中，取消了晶体管 Q 3和上拉电阻。取而代之的是外部上拉电阻以确保正常运行 ，如图所示。

TTL集电极开路输出

输出取自 Q 4的集电极开路端子。当晶体管 Q 4关闭时，输出 Y 将为高电平，而当 Q 4导通时，输出将为低电平。

5、TTL三态门输出电路

在这种输出配置下操作晶体管时，可以获得高阻抗。三种输出状态 是：高、低和高阻抗。

三态逻辑电路利用图腾柱排列的高速运行，同时允许输出进行线与运算（ 连接在一起）。Hi-Z 状态是图腾柱排列中的两个晶体管都关闭的状态，因此输出端对地和 V CC为高阻抗。换句话说，输出是一个开路或浮动终端，既不是低电平也不是高电平。实际上，输出端并不是完全开路，而是相对于地和 V CC具有几 MΩ 或更高的高电阻。

TTL三态门输出电路

上图显示了三态逆变器的电路，该电路有两个输入 ：A 是正常逻辑输入，F 是能够产生 Hi-Z 状态的启用输入。

当 F = 0 时，无论逻辑输入 A 的状态如何，电路都会进入其高阻抗状态。F 处的低电平正向偏置晶体管 Q 1 的发射极-基极结，并使电阻 R1 的电流从晶体管Q分流2使 Q 2关断，从而使晶体管 Q 4关断。E 处的低电平还正向偏置二极管 D 2以从晶体管 Q 3的基极分流电流，因此 Q 3也关闭。由于两个图腾柱晶体管都处于截止状态，因此输出端基本上是开路。

具体的可以看如下真值表 ：F = 1 时，电路作为正常逆变器运行，因为 F 处的高输入对晶体管 Q 1或二极管 D 2没有影响。在此启用条件下，输出只是逻辑输入的反相。

TTL三态门输出电路真值表

TTL三态门输出电路优点 ：

高速运转，传播延迟大约为 10 毫秒，与DTL和RTL逻辑器件相比更快。与 DTL 和 RTL 相比功耗更低。低成本。更好的扇出。噪声可靠运行。

六、TTL的特征

TTL 的特性 是扇入和扇出、功耗、噪声容限和传播延迟。

扇入和扇出： 连接到栅极的输入和输出的数量，在不影响整体性能的情况下不会降低电压。TTL 扇出10。噪声容限： 这是输入端允许的噪声电压，不应影响输出。TTL 的噪声容限为 0.4 V。传播延迟： 指电路从施加输入到产生输出所花费的时间。功耗： 设备必须的。

七、TTL 与其他逻辑系列的比较

下面为TTL 与其他逻辑系列的比较：

TTL 与其他逻辑系列的比较

以上就是关于TTL电路 的内容，希望大家能够点赞、分享、收藏，如有问题或者建议，欢迎在评论区留言 。

图片来源于网络