3 nand 3D NAND，可以怎么玩？-报价-上海羊羽卓进出口贸易有限公司

3 nand 3D NAND，可以怎么玩？

发布时间 : 2024-10-08

作者 : 小编

访问数量 : 23

扫码分享至微信

3D NAND，可以怎么玩？

相信我们都有所体会，当我们在购买苹果手机时，不同的内存大小价格也差距很大，这个内存指得就是闪存（Flash），苹果是第一家利用闪存来存储数据的公司。闪存又包括NOR Flash和NAND Flash二种，不过NOR Flash的容量较小一般为1Mb-2Gb，而NAND Flash能提供极高的单元密度，可达到高存储密度，适用于大量数据的存储，因此也是主流的闪存技术。从2018年开始，全球大多数的智能手机都已开始使用3D NAND存储芯片，不仅是智能手机，3D NAND芯片在数据中心、云、服务器、SSD、PC等领域也非常受欢迎。

在3D NAND技术推出之前，NAND闪存均为2D平面形式。2D NAND架构的原理就像是在一个有限的平面上盖平房，平房的数量越多，容量也就越大。过往存储芯片厂商将平面NAND中的单元尺寸从120nm扩展到1xnm 节点，实现了100倍的容量。不过随着单元尺寸达到14纳米的物理极限，2D结构在扩展存储容量方面有着很大的局限性（当工艺尺寸达到一定阶段之后，闪存就很容易因为电子流失而丢失其中保存的数据）。

随着2D NAND的微缩达到极限，2007年东芝（现在的铠侠）提出了3D NAND结构的技术理念，3D NAND是行业的一个创新性方向。与减少每个节点单元尺寸的平面NAND不同，3D NAND使用更宽松的工艺，大约介于30 纳米到 50 纳米之间，它通过增加垂直层数来获得更大的存储容量。因此，我们也可以看到，目前主流的存储芯片制造商均在竞相通过增加3D NAND垂直门数，以此来提高存储密度。他们已经规划了下一代3D NAND产品，包括232层/238层，甚至更大到4xx层甚至8xx层。虽说都在盖楼，但是各家盖楼所采用的架构却有所不同。

3D闪存的概念图（图源：铠侠）

架构一：V-NAND，代表厂商：三星

2013年，三星率先推出了V-NAND闪存，其中的V代表Vertical，垂直的意思，这是一种通过垂直堆叠3D空间中的穿孔连接其单元层的解决方案。三星是世界上第一家开发和商业化3D内存解决方案的公司，也为存储器行业创造了全新的范例。

2013年，三星所开发的第一个 V-NAND闪存仅有24层，目前三星的V-NAND已经发展到第八代，它共有200多层。2022年11月7日，三星宣布已开始量产具有200层以上的第八代1 TB的3D NAND (V-NAND)，并计划根据消费者需求将其推向市场。而且三星的目标是到2030年实现1000层。V-NAND闪存不断发展，每一代新的V-NAND都带来了显着的性能提升，以及更低的功耗。

三星86 Gbit 32层第二代V-NAND的横截面

在此，值得一提的是，在V-NAND 128层以前，三星的V-NAND采用的是单层蚀刻技术，它通过圆柱形通道连接电池，能够一次堆叠超过100层，并通过10亿多个孔互连。除了其创新的结构，V-NAND还采用了电荷陷阱闪存 (CTF) 技术来消除单元间干扰。通过在电池中引入非导电的氮化硅层，CTF技术使V-NAND技术免受电荷泄漏和数据损坏的影响。凭借着这一超高纵横比 (UHAR) 孔蚀刻支持的单层技术，三星一直主导着128层的3D NAND。

但是单次刻蚀最多也就到128层，因此，在 128 层设备之外，许多竞争对手采用的都是双层方法，例如美光将两个88层的结构相互堆叠，从而形成一个176层的器件；英特尔的144L 3D QLC设计已经转向了3层堆栈：48 + 48 + 48层，这种方法更容易实施。层数越少，执行HAR蚀刻步骤就越容易。

到了第七代512Gb 176层的TLC芯片，三星开始采用COP（Cell-on-Periphery）结构，后续1Tb 238L TLC产品将是第二代COP TCAT V8 V-NAND。COP结构的存储单元阵列区域位于外围设备上方，但COP结构还是有部分外围设备仍位于单元外部，这意味着必须减少单元阵列以及单元阵列下方和旁边的外围区域，来减小芯片尺寸。

各家存储厂商3D NAND不同架构的比较

（图源：techinsights）

架构二：CuA，代表厂商：美光/英特尔

美光从第一代32层3D NAND就开始采用这种在芯片的外围逻辑上构建其3D NAND阵列的方法，美光将之称为是CuA（CMOS-under-array）。该架构为容量增长、密度、性能和成本改进提供了一种扩展方法。将NAND的位单元阵列堆叠成更多层，每平方毫米硅片提供更多bit，从而实现更高的密度和更低的每bit成本。

2022年7月下旬，美光宣布了其232层3D NAND，据美光称，此232层的3D NAND实现每平方毫米最高的TLC密度(14.6 Gb/mm2)。面密度比同类TLC产品高35%到100%。据美光的信息，该3D NAND设备分成六个平面（当今市场上的许多NAND设备只有两个平面，也有的前沿设计采用四个平面分区来通道命令和数据流），以实现更高的并行度，从而提高性能。在每个芯片的基础上，增加的并行性通过支持可以同时向 NAND 设备发出更多的读写命令，提高了顺序和随机访问的读写性能。就像高速公路一样，车道越多，拥堵越少，通过给定区域的交通流量就越大。目前美光的232 层 NAND已出货。

232层，2 stack CuA NAND

（图源：美光）

英特尔和美光此前研发了FG CuA 3D NAND，在此科普一下，NAND闪存的存储单元技术大致分为浮栅（FG）技术和电荷陷阱（CT）技术。FG技术存储单元有一个栅极（浮动栅极），它在单元晶体管的控制栅极和沟道之间电浮动，通过向浮动栅极注入电荷（改变单元晶体管的阈值）来写入数据。

此前的2D NAND闪存所使用主流技术正是FG技术，不过随着NAND闪存技术从2D走向3D，除了英特尔-美光联盟外，各大厂商都放弃了FG技术，转而采用CT技术，如上文中提到的三星。采用CT技术的主要原因是CT技术在制造通孔存储器时比FG技术简单。而FG 技术因其卓越的数据保留特性、高温特性和优于CT技术的可控性而受到高度评价。

英特尔-美光联盟开发的3D NAND闪存技术共有三代，第一代是结合了32层内存通孔和TLC（3bit/cell）型多级内存的硅die，内存容量为384Gbit。第二代全面引入了CuA技术,将层数增加一倍至64 层（2个32 层堆叠）的硅芯片，并与 TLC 和 QLC（4 bit/cell）多级存储器技术相结合实现了商业化。第三代达到96层（2个48 层堆叠），存储容量与二代持平，硅面积减少至76%左右。

Intel-Micron联盟的3D NAND闪存技术

（图源：pc.watch）

Intel 第四代的144层转向自研，该NAND string首次在source和bitline之间由三层（upper deck，middle deck，lower deck和48L）组成，并为TLC和QLC设备保留了FG CuA结构。每个deck都可以分配给 QLC 或 SLC 块的任意组合，以充分受益于英特尔在存储系统中的新的block-by-deck概念。

不过英特尔已经退出了3D NAND市场，以90亿美元的价格将该业务出售给了SK海力士。

架构三：BiCS，代表厂商：铠侠/WD/SK海力士

铠侠（Kioxia）和西部数据（WD）正在联合开发名为 BiCS Flash的3D NAND。铠侠的前身是东芝，如开头所述，东芝是世界上第一个发明闪存（1987年）并且提出3D NAND技术的公司。早在Kioxia还是东芝的时候，就与SanDisk建立了闪存合作伙伴关系，后来西部数据收购了SanDisk，东芝成为了Kioxia，两家便成立了合资企业Flash Ventures（FV），成为合作伙伴。FV由WD / Kioxia各拥有50/50的份额，晶圆产能也被分成50/50的份额。

KIOXIA于2007年在学术会议上提出了BiCS FLASH™“批处理技术”的概念。据铠侠对BiCS FLASH™“批处理技术”的解释是：在BiCS FLASH™中，有一个板状电极作为控制栅(下图中的绿色板)和绝缘体交替堆叠，然后垂直于表面同时打开(冲孔)大量的孔。接下来，在板状电极中打开的孔的内部部分填充(堵塞)电荷存储膜(粉红色部分)和柱状电极(灰色部分为柱状结构)。在此条件下，板状电极与柱状电极的交点为一个存储单元。在BiCS FLASH™存储单元中，电子在穿过柱中心的电极（灰色结构）和电荷存储膜（粉红色）之间交换。这样，存储单元不是一层一层地堆叠起来，而是先堆叠板状电极，然后在它们之间开一个孔，连接电极，这样就形成了所有层的存储单元一次性降低制造成本。

BiCs的基本流程

（图源：铠侠）

2015年铠侠&西部数据推出了48层BiCS 3D NAND ，2017年为64层，2018年为96层，2020年达到112层。2021年，铠侠和西部数据宣布了他们的第六代 BiCS 3D NAND 技术，该技术有162层，这也是采用CuA概念的第一款产品。西部数据透露的路线图中显示，下一代“BiCS+”将在2023 年底推出，层数应增加到200多个。

西部数据的NAND发展路线图

（图源：西部数据）

作为全球最主要的NAND闪存公司之一，SK海力士是最后一家开发3D NAND闪存技术的公司。据Tech insights的分析，从2015年到2019年，SK Hynix陆续开发了四种类型的存储单元阵列：2015年至2016年开发的首个存储单元阵列采用类似于Kioxia开发的称为“ SP-BiCS”的单元阵列“ P-BiCS”的结构，似乎是32层；2017年其又开发了存储单元阵列的改进版本—“ DP-BiCS Gen1”，估计为48层；2018年，SK海力士开发了一种名为“ DP-BiCS Gen2”的存储单元阵列，该阵列具有将存储堆栈分为两个“层”（也称为“甲板”）的结构，估计为72层。

SK海力士的3D NAND架构发展

（图源：Tech insights）

架构四：4D PUC，代表厂商：SK海力士

2018年11月，从第四代96层3D NAND开始，SK海力士推出了新的命名法——4D PUC（Periphery Under Cell），PUC是一种将外围电路重新定位到电池底部的技术，如下图所示。尽管有这个名字，该公司并没有在四维空间中创建产品，“4”这个数字所代表的其实是一种先进性（而不是指进入第四维度）。它是3D架构变体的商品名，首批所谓的4D NAND设备提升了CTF（电荷撷取闪存）NAND阵列下的外围电路，从而在芯片上节省更多空间，并进一步降低生产成本。按照SK海力士的说法，与3D相比，4D 产品单位单元面积更小，生产效率更高。

SK海力士对4D NAND的解释

（图源：SK海力士）

98层之后，SK海力士陆续开发出128层、176层3D NAND。2022年8月，SK海力士宣布已开发出世界最高238层4D NAND闪存，也是尺寸最小的NAND，预计2023年上半年开始量产。SK 海力士目前的4D NAND技术现已被公认为行业标准。

PUC架构使得4D NAND允许在固定区域内实现高密度，减小了芯片尺寸，但缺点是堆叠技术可能在未来达到极限。SK海力士计划以多站点电池（MSC）为核心来克服这一障碍，通过微制造将现有电池分成两个较小的电池来存储数据，减少电池堆叠的数量，同时水平扩展电池密度，这也是SK海力士 4D 2.0的技术概念的核心要素之一。

架构五：Xtacking，代表厂商：长江存储

3D闪存中除了存储阵列之外这些外围电路会占据相当大的芯片面积，可以看出，上述这些存储厂商所采用的架构大多是是将外围电路放到存储单元下方。而长江存储所采取的是与其他公司完全不同的方法——Xtacking。

Xtacking技术是把存储阵列和外围电路分开来做，分别在两个独立晶圆上加工，虽然NAND闪存不适合用更先进的制程来加工，但是外围的电路却可以。两部分选用合适的工艺节点完成后，完成的内存阵列晶圆通过数十亿个垂直互连通道(VIAs)连接到外围晶圆。如下图所示，将外围电路位于内存之上，然后通过铜混合键合技术堆叠并连接它们，可实现更高的位密度。但是这种粘合技术仍然很昂贵。

图源：长江存储

总结

迄今为止，主流的3D NAND架构大抵有以上这五种：V-NAND、BiCS、CuA（COP）、4D PUC和Xtacking。然而就像盖高楼大厦一样，简单的堆层数不是最终目的，高楼不仅要高，还要保证可以通过安全高效的电梯轻松抵达，即每个存储芯片内部的V-NAND能否以更快、更高效、更省电的方式继续上升？这就非常考验各家的本领。随着NAND技术的进步，局限性也将浮出水面。

美国逼韩国干了这碗“毒药”，为了对付中国

韩国总统尹锡悦本月将访问美国。尽管美韩两国政府不断公开秀恩爱，但两国的矛盾盖都盖不住。

大哥和小弟能有什么矛盾呢？还是熟悉的剧本。大哥为了一己之私要小弟牺牲利益，小弟还得理解配合。

韩美矛盾与美国两个充满霸王条款的法案有关，《通胀削减法案》和《芯片与科学法案》（简称《芯片法》）。

美国贸易代表戴琦近期访问韩国，与韩方讨论这两个法案。她选择在此时访韩，就是为了在尹锡悦访美之前做好铺垫，安抚受了委屈的韩国。

尹锡悦在首尔会见戴琦时，呼吁美方在实施上述法案时“尽量朝着对韩企友好的方向考虑问题，以免韩企遇到困难”。他还提出，美国日前发布的《芯片法》补贴申请相关细则要求有关企业提供过多信息，令韩企对此顾虑难消。

尹锡悦的话比较晦涩。翻译过来就是，这两个法案让韩国企业亏大了，大哥您能不能手下留情？

受到这两个法案影响的主要是韩国半导体和电动汽车产业。先来看看这两个产业对韩国有多重要，以至于总统都忍不住求情。

半导体产业一直是韩国经济支柱之一。韩国科学和信息通信技术部统计数据显示，2022年韩国半导体出口同比增长1.7%，达到1308亿美元的历史新高。韩国两大半导体厂商三星电子和SK海力士，在2022年全球半导体厂商销售排名中，分别排第一和第三，在全球半导体市场的市场份额分别为10.9%和6%，合计16.9%的市场份额。

而电动汽车则是韩国政府大力发展的朝阳产业。据韩国产业通商资源部发布的数据，2022年，韩国汽车出口同比增加16.4%，其中新能源汽车出口量同比增加36.8%，为55.4万辆。目前韩国正在寻求大幅提高电动汽车的产量，计划到2030年提高产能至年产330万辆，使本土汽车制造商在全球电动汽车市场所占份额达到12%。

对于韩国半导体企业来说，《芯片法》是一碗加了糖的“毒药”。

《芯片法》去年8月出台。美国商务部近期发布了这份法案的补贴细则，补贴总金额约530亿美元，明确了企业申请补贴的条件，限制受惠芯片厂在“受关注国家”增产和科研合作。

要想拿到芯片补贴，得满足美国开出的三个条件：受惠芯片厂不得使用其他国家的资金支持；受惠芯片厂接受美国政府补贴10年内，在“受关注国家”投资要被严格限制；在引发国家安全担忧的技术和产品上，受惠芯片厂与“受关注的外国实体”进行联合研究或技术许可工作将受到限制。

说的云里雾里？美国媒体可看得很清楚。

《华尔街日报》的文章指出，芯片制造商在中美间面临抉择。《芯片法》很可能会使寻求美国联邦补贴的半导体公司面临艰难选择：是接受华盛顿方面的帮助在美国扩张，还是保留在中国扩张的能力？

想拿美国人的钱？那可是要付出代价的！更有眼尖的媒体说得透彻：“要想接受美国优惠，10年内不能在中国大陆扩产”……

不仅如此，根据最新细则，如果企业要获得美国政府的投资补贴，必须提交被视为商业机密的良品率数据，这引发了韩国业界对技术外流的担忧。

《韩国日报》评论说，为了对付在高科技领域猛烈追赶的中国，美国提出了“与盟友一起将中国排除在主要供应链之外”的战略。立足中国市场做大做强的韩国半导体和汽车企业，被迫在“美国还是中国”之间做出选择。

“我的身体太重了，不能离开中国”。韩媒这句话形象描述了韩国企业的心态。

三星电子在中国西安工厂生产公司总产量 40% 的 NAND 闪存，SK海力士分别在无锡和大连生产总产量50%和30%的DRAM和NAND闪存。这些企业要搬离中国大陆的话，将不得不付出高昂代价。

也难怪韩国产业通商资源部通商交涉本部长安德根与戴琦会谈时就请求说，希望美国最近公布的半导体补贴申请细则和护栏条款不要给韩国企业造成过重的负担。

在迫使韩国半导体企业与中国脱钩方面，美国是威逼利诱，双管齐下。一方面是拿补贴利诱，另一方面是禁止向中国出口生产半导体所需的技术和设备，导致韩国半导体企业在中国大陆的业务面临困境。

也是戴琦，也是访韩。16个月以前，在戴琦2021年11月访韩期间，SK海力士无锡工厂的升级改造计划叫停，原因是韩方被告知，美国不允许荷兰阿斯麦公司的EUV（极紫外线光刻机）进入中国大陆，而SK海力士原本希望通过在中国引进这一设备来提高存储芯片的生产效率。

与《芯片法》如出一辙，《通胀削减法案》也是对企业开出了补贴条件，但其毒性更大。

该法案计划拨款数千亿美元，对新能源等产业提供补贴，加快电动汽车、太阳能电池板、风力涡轮机等清洁能源设施的生产，并对消费者购买电动汽车提供税收减免等。

根据这个法案，今年起美国政府将给予电动汽车消费者最高7500美元的补贴，但能享受补贴的新能源汽车产品得满足3个条件：

电动汽车100%在本土生产（包括美国、加拿大和墨西哥）、动力电池组件50%本土化（并逐年提升至2028年底100%）、动力电池关键原材料40%（并逐年提升至2026年底80%）在美国或者与美国签订了自贸协定的国家生产加工。

不仅如此，如果电池中含有的任何关键矿物是从“受关注的外国实体”提取、加工或回收的，则会直接被取消税收抵免资格。

目前全球前五强的电动车电池制造商中，中国占据两席。韩国现代、起亚等企业生产的一些电动车车型就使用宁德时代新能源的电池。

因不符合上面三个限制条件，韩国的电动汽车企业不能享受美国政府的补贴，导致在美国市场失去价格优势，处境不利。

去年年底，受法案影响，一些韩国产电动汽车品牌在美国市场销量锐减近50%。

韩国人心里很清楚，这个法案就是为了逼迫韩国等国的电动汽车企业与中国脱钩，不要用中国产的电池，同时在美国开设工厂。

韩国媒体“mediapen”评论说，尽管这个法案最初是为了遏制中国，但全球所有汽车品牌都在遭受这种损害。特别是对电动汽车行业飞速发展的韩国来说，这是最大的负面因素。

韩联社说，特斯拉、通用汽车和福特这三大美国汽车制造商将在短期内成为这个法案的最大受益者，而韩国现代和起亚的利益将遭受实质性损害。

不光韩国不乐意，美国的传统盟友欧盟对美国这招也是怨声载道。欧盟认为，这一法案对欧洲的新能源汽车、可再生能源、电池和能源密集型产业构成歧视，变相鼓励欧洲新能源产业向美国转移，进一步加速欧洲“去工业化”趋势。

为了维护自己的科技霸权，美国不仅要打压中国这样的竞争对手，也要牺牲盟友的利益。韩国要不要喝下美国给的“毒药”，得好好掂量掂量。

（读懂世界大事，请关注“伍之管见”微信公众号。）

来源：“伍之管见”微信公众号

3D NAND，可以怎么玩？

美国逼韩国干了这碗“毒药”，为了对付中国

关于我们

产品中心

服务与支持